zal een case statement werk in een lus (VHDL)

[Ramz]

for i in 0-3-lus

geval (i)
wanneer 1 => een verklaring uitgevoerd
wanneer 2 =>
bij 3 =>
wanneer anderen =>
end case
einde lus

Ik heb geprobeerd om te gebruiken als dit, maar werkt niet ..suggesties appreciatedd

 

[sval]

Probeer dit

Coderoces (CLK, RST, ENA)

beginnen

if (rst = '1 ') then

for i in 0-2-lus

geval (i)

bij 0 =>wanneer 1 =>wanneer 2 =>einde geval;

end loop;

elsif (rising_edge (CLK) en ENA = '1 ') then

for i in 0-2-lus

geval (i)

bij 0 =>wanneer 1 =>wanneer 2 =>einde geval;

end loop;

end if;

einde proces

 

[FVM]

Wat bedoel je met "maar dit werkt niet.Het is juridisch VHDL syntaxis en dus in wezen werken (als u een aanvulling op de ontbrekende ";" scheidingstekens).

Aan de andere kant, zoals hierboven geschreven, is de code volledig zinloos (ook de uitgebreide code voorgesteld door sval).
iteration scheme and the case construct, it has the same effect.

U kunt een reeks van uitspraken simpelweg te schrijven zonder de for-lus
iteratie-regeling en de zaak te bouwen, heeft het hetzelfde effect.
Maar het kan een doel hebben in een meer complexe iteratie regeling.