$ ynplify ASIC Design

J

joe2moon

Guest
Heeft iemand hier al benchmarken van de prestaties van
$ ynplify ASIC?

Ik heb doorgespit verschillende plaatsen (met inbegrip van $ ynplicity
de home pagina), en
nog steeds geen officiële vergelijking over hen.

Hoewel het cliamed dat de looptijd van $ ynplify ASIC is
veel sneller (x10 en x15) dan Design C0mpiler.
En $ ynplify ASIC niet te richten op de high-performace
markt.

Maar voor de toepassing ~ 500K gate count en ~ 100MHz,
Ik ben erg interessant in het
1) juistheid van de synthesied poort niveau netlist en
2) de frequentie, die ten opzichte van DC.
(Negeer het gebied hier.)

 
$ ynplify ASIC is alleen voor FPGA en S * yn * opsys DC is voor alles.
Het
is waar dat $ ynplify ASIC is sneller, maar we kunnen niet vergelijken appel tot oranje

 
ASIC soultion (s)
1.$ ynplify ASIC: logische synthese
2.Cert! FY: ASIC RTL prototyping
3.F0rtify: macht oplossing

FPGA soultion (s)
1.$ ynplify & $ ynplify Pr0: FPGA-synthese
2.@ mplify: fysieke synthese voor FPGA
3.Cert! FY SC: FPGA prototyping
4.Ident! FY: RTL debugger
*****************************

<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Verrast" border="0" />
 
edaguy69 schreef:

$ ynplify ASIC is alleen voor FPGA en S * yn * opsys DC is voor alles.

Het is waar dat $ ynplify ASIC is sneller, maar we kunnen niet vergelijken appel tot oranje
 
Hoi!

Ary elke instantie hebben d / l link voor S. ASIC en DC?

Verband Jackal.

 
Ik heb zowel van Synplify ASIC en synopsys Design compiler, ik
ben voornamelijk werken met FPGA's en ik heb niet veel ervaring in de ASIC's.

Elke hoe Synplify ASIC was zeer eenvoudig te gebruiken, kon ik niet een volledige synthese toen ik de zachte geopend voor de eerste keer.Maar Design compiler is heel erg groot, het heeft miljoenen opties en die je echt nodig hebt om te studeren enkele boeken alvorens het te gebruiken.

De GUI voor Synplify ASIC was veel meer dan mooie Design Analyzer.(Ik gebruikte S. ASIC onder Windows (versie 2.1 denk ik) en DA onder Linux (2002,05))

Elke hoe kan ik zeggen dat Synopsys pakket is echt compleet.Ik kan zeggen dat het een soort besturingssysteem voor zichzelf.

Ik heb niet gemeten van de prestaties van een ontwerp op grond van deze twee instrumenten, maar met een eenvoudige look, een normaal persoon kan zeggen dat Synplify heeft nog een zeer lange weg te enige ding willen synopsys.

Natuurlijk Synplify product voor FPGA's zijn veel beter dan Synopsys, Maar ik denk dat het niet geldt voor ASIC's.

 
GUI is niet zo goed!

Ik hou van scripts, het
is krachtig en kan ook werken met versie manager.
Ik ben het niet nodig een GUI.

GUI is voor iemand die niet graag scripts.Als u geen scripts schrijven,
kun je niet werken met ASIC sythesis goed.

 
Stel een meer praktische vraag:
"Hebt u ooit een band die door het gebruik van $ ynplify ASIC?"

Of heb je al plannen om tape uit uw volgende chip met
de netlist gesynthetiseerd vanaf $ ynplify ASIC?Wil je?

ps: Van Snug, de ASIC-synthese no.1 markt is nog steeds
$ ynopsys' Design C0mpiler/Physical C0mpiler, en
het verre verre no.2 is Magm....

Thanks in advance!(voor uw antwoord)

/ *** Elektroda.pl vult me!*** /

 
Magma 2de plaats in Synthese?- Ik denk dat je verkeerd.Magma is NIET in de Synthesys per ce 'markt.

Magma biedt een volledig geïntegreerde tool van ASIC Netlist te GDSII (samenvattend kan worden opgenomen - maar niet een must) -
bv. Floor-Planning, Place & Route, enz.
job in-house.

Magma is een hulpmiddel voor ASIC Design Centers - die liever de Backend
baan in huis.

 
Ik denk dat als iemand wil synthese enige echte circuit kan hij dit doen met de meeste synthese tools.Ik heb zelf gesynthetiseerd en ook tape met DC, S. ASIC en zelfs Leo * Nardo.(ASIC PROJECTEN).Ze allemaal goed werkt.Maar als je wilt synthese een model met meer dan 200k poorten en met nieuwere technologieën (zoals 0.25u en lager) is er slechts vijf selecties:
1 - Design Compiler
2 - Ontwerp Compiler
3 - Ontwerp Compiler
4 - Ontwerp Compiler
5 - Toepassingsgebied (Hoewel Design Compiler is beter).

Succes.

 
Heeft iemand meer dan een instrument in een flow?

Ik vraag hiervoor is dat wij gebruiken SEPKS na DC die ons wat timing verbetering als gevolg van fysieke synthese.
Maar heeft iemand vergelijking PC met behulp van SEPKS DC resultaat?

Bedankt

 
roli schreef:job in-house.
Magma is een hulpmiddel voor ASIC Design Centers - die liever de Backend
baan in huis.
 
papertiger schreef:

Heeft iemand meer dan een instrument in een flow?Ik vraag hiervoor is dat wij gebruiken SEPKS na DC die ons wat timing verbetering als gevolg van fysieke synthese.

Maar heeft iemand vergelijking PC met behulp van SEPKS DC resultaat?Bedankt
 
Maar slechts een paar grote onderneming zal zowel PKS en PhyOpt stroom, omdat ze te duur zijn, kies een van hen.

Er zijn 3 belangrijke RTL naar GDS stroming:
DC PhyOpt Avanti
Werkingssfeer PKS SE (of Encounter)
Magma
De synthese en P & O-instrumenten kunnen worden vervangen door andere instrumenten, als de fysieke compileren instrumenten heeft de interface.

Een van hen is genoeg voor XM poorten ontwerp, ze zijn te duur om te betalen voor kleine bedrijven ($ 700k per jaar),
die zal echt gebruik zowel PhyOpt en SOC stuiten op hetzelfde ontwerp?Dat betekent dat zij zal betalen $ 1400K per jaar alleen voor EDA-tools.

 
en veel grote bedrijven gebruiken hun eigen instrumenten.bijvoorbeeld: IBM, Intel, Sun, enz.
EDA-tools zijn te duur.

 
Hoi,
wat is PhyOpt?Ik gebruik DC en SE.is het genoeg?
Bedankt.

 
Hoi,

Info over het marktaandeel voor FPGA-synthese tools [2001: Dataquest]:

- Synplicity 57%
- MentorGraphics 37%
- Synopsys 7%

 
linuxluo schreef:

Hoi,

wat is PhyOpt?
Ik gebruik DC en SE.
is het genoeg?

Bedankt.
 
Hoi, CatKing
Ik snap nog steeds niet IPO.In mijn ogen, na P & O, ik gewonnen sdf-bestand en andere parasiet bestand en WLM bestand.Toen ik resynthesis, ik gebruik het bronbestand en WLM hierboven te genereren geoptimaliseerd netlist en weer sta en p & r tot de timing sluiting.
Is het waar?
Bedankt.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top