Wie kan mij Scripts voor het scannen synthese?

[jinruan]

Hallo, allemaal
Ik heb een probleem in te schrijven script voor scannen synthese, die geeft mij een voorbeeld script?
Bedankt!

Please email me: jinruan (at) sourcecore.com

 

[AlexWan]

Hi, jinruan

U kunt een e-boek met de naam "Advance ASIC-chip Synthesis" in dit forum.Enkele voorbeelden zijn in dit boek, en opmerkingen.

Succes

 

[horzonbluz]

scan synthese?Wat is je gemiddelde?
Als u wilt dat een netlist met test klaar staat?

 

[jinruan]

scan synthese?Wat is je gemiddelde?
Als u wilt dat een netlist met test klaar staat?
~~~~~~~~~~~~~~~~~~~~~~~~~~
Ik wil test klaar te compileren en inset scannen keten.Er zijn veel gate-klokken in mijn ontwerp, toen ik mijn script draaien, zijn er veel strijd bij dc uitvoeren "check_test" commando, en het niet plaatsen scan keten.Met andere woorden, om het 'diffcult voor mij invoegen scannen keten voor meerdere klok ontwerp.

 

[quake]

Ik denk niet dat je gewoon nodig synthese script, maar
DFT methode, kunt u verwijzen naar de DFT onderwerp in de buurt als u hoop te doen de scan keten

 

[jjww110]

verwijzen wij u naar de volgende link:
www.tcleda.org, sommige voorbeeld script

 

[dr_dft]

Het lijkt erop dat uw klokken zijn niet volledig controleerbaar met klok-gating.Hoe was clock gating ingevoegd?Was het door een tool zoals PowerCompiler of daadwerkelijk in de RTL door ontwerper?
PowerCompiler heeft een optie uit te schakelen klok gating tijdens het scannen.Als ervan wordt gemaakt door de ontwerper, dan moet hij de klok poorten met een scan-modus of een test modus, pin, anders wordt de flip-flops met gated-klokken uitschakelen zal niet leesbaar zijn.

 

[AlexWan]

Hi jinruan

Je plaatst een scan-keten voor elke klok domein.En doe een pin-mux op het hoogste niveau van uw ontwerp.

 

[Bigdot]

een andere methode om meerdere klok ketting is een grendel invoegen tussen twee klok domein.Deze methode kan fix some setup overtreding en houd overtreding, Maar het kan niet alle problemen ding.