Wat is coresize (tegels)?

L

L Varalakshmi

Guest
Hoi,

Ik ben nieuw bij deze FPGA en VHDL.Ik kwam het woord tegels (coresize), terwijl er door enkele document.

Ex: Het wordt gegeven als Tile telling 241 CoreABC (vanaf Actel).

Kan iemand mij vertellen wat "Tegels" is?
Alle eenheden voor dit, zoals we hebben bytes voor het geheugen?

Thanks in advance.

 
Een tegel is in Actel nomenclatuur de elementaire cel, kan worden geconfigureerd als een FF of een generieke 3 ingang 2 uitgang logische functie.

Hoop dat dit helpt.U kunt verwijzen naar een generieke datasheet van een Actel flash-apparaat om te zien hoe een tegel is samengesteld.

Groeten

 
Dank je .... ik gegaan throungh de documenten ... me veel geholpen

 

Welcome to EDABoard.com

Sponsor

Back
Top