Waarom moeten we kijken naar min invoegen terwijl cts

R

raju3295

Guest
hoi,
Ik werk in blok niveau (vooral processor) uitvoering.
Kan een me helpen bij het begrijpen: Waarom moeten we proberen om min latentie. "Of waarom algoritmen CTS heeft een doelstelling om een min latentie.
Ik ben er zeker van dat we behoefte hebben aan min scheef voor een betere timing, maar hoe met een min latentietijden helpt in betere prestaties, ruimte, of de macht van een chip.

 
Hoi,

Min latentie zal nuttig zijn, wanneer twee modules / blokken zijn interactie.Minimum is de latency zal helpen in timing sluiting.

Groeten,

 
Hoi Arjun,
Bedankt voor uw antwoord, een ding heb ik uit uw woorden, dat het effect minimaal is binnen het blok, maar invoegpositie vertraging komt in beeld wanneer twee blokken zijn interacterende,
Kunt u uitwerken hoe het helpt in timing sluiting, whn twee blokken zijn interacterende

 
Hi Raju,

wanneer u twee Flops, om te voldoen aan de setup voorschrift vangtuigen flop, zullen we proberen om min clk-q uitstel van de eerste flop.

Ook wanneer u over twee blokken / modules zullen we proberen om min invoegpositie uitstel om te voldoen aan de setup op het eerste flop van de tweede module.

Hoop dat dit wist je twijfel.

Groeten,

 

Welcome to EDABoard.com

Sponsor

Back
Top