vingers en multipliers

Y

yaasi

Guest
wat is het verschil tussen de transistor grepen en vermenigvuldiging?
 
Yassi: Van mijn kennis Vingers houdt in het snijden van de totale breedte in de vingers. dat wil zeggen W = 20u, L = 2u. Als we nu de vinger dat men tot en met 5 vingers, parameters zijn als W = 4u, L = 2u, vingers = 5. Vermenigvuldiging: Om dezelfde transistor in aantal keren te hebben. dat wil zeggen je hebt een transistor W = 5U, L = 2u, Fingers = 3, Vermenigvuldigen = 4. Dat betekent dat je 4 bosjes fo 3 vingers transistoren met w = 5U, l = 2u voor elke vinger. Ik denk dat het juist is. Maar ik moet conformatie. Bcoz dit ding u zult zien in Virtuso schematische editor. Ingeneral gebruiken we Bekijk logica voor schema's. Dat is waarom ik ben er niet zeker van. Reacties zijn welkom.
 
Ik wil ook leren. Voor mij maakt het geen differenceo (∩ _ ∩) o ...
 
Voor de simulatie, als u multipliers in het schema dan de volledige drain en source gebied zal worden gegeven in de netlist. Als u de vingers, dan moet de berekening van de gereduceerde bron / afvoer omgeving voor de simulatie. Echter, vingeren de MOS geeft je minder parasitaire weerstand.
 
De vinger transistoren kunnen gebruik maken van de S / D knooppunt. En de multipliers zijn signle transistoren met themsleve's S / D. U moet lay-out met de vinger transisitor en multipliers, en je weet alles.
 
Laten we eens hebben we een transistor van W = 5U, L = 2u, Fingers = 3, Vermenigvuldigen = 4. Dat betekent dat je 4 bosjes fo 3 vingers transistoren met w = 5U, l = 2u voor elke vinger. Als een transistor heeft 3 vingers dan betekent dit dat zijn ofwel S of D zijn samengevoegd en zullen we een verbinding de rest rite. Als we kijken naar de multiplier wij ook daar met elkaar te verbinden alle S-en D samen. Ik kon niet goed te krijgen hoe zijn ze anders? Iedere hoe de totale breedte = w * f * m (w-breedte, f-vingers, m-vermenigvuldigers) ....
 
Yassi: Dat is wat ik eerder verteld. In dit onderwerp ben ik beetje slecht. Laten we afwachten of er iemand geeft commentaar op dit. Sorry voor het maken van je verward.
 
We kunnen zeggen dat ze functioneel hetzelfde. Maar je moet ervoor zorgen dat de lay-out en de pro. zijn hetzelfde zijn, anders kan het niet door de LVS cheque. Acctually, is het gebied gebruikt zijn, worden anders, omdat meerdere vingers transistor kan de verspreiding gebied te delen met broncode of drain te zijn. [Quote = yaasi] Laten we eens kijken hebben we een transistor van W = 5U, L = 2u, Fingers = 3, Vermenigvuldigen = 4. Dat betekent dat je 4 bosjes fo 3 vingers transistoren met w = 5U, l = 2u voor elke vinger. Als een transistor heeft 3 vingers dan betekent dit dat zijn ofwel S of D zijn samengevoegd en zullen we een verbinding de rest rite. Als we kijken naar de multiplier wij ook daar met elkaar te verbinden alle S-en D samen. Ik kon niet goed te krijgen hoe zijn ze anders? Iedere hoe de totale breedte = w * f * m (w-breedte, f-vingers, m-vermenigvuldigers) .... [/quote]
 
multipliers, aparte transistoren parallel vingers, parallel transistors aandeel diffusie, dwz de ene drain of bron diffusie gedeeld tussen 2 transistors, en ja, deze daling de parasitaire capaciteit
 
Hoe bepalen we de maximale && minimun aantal vinger in lay-out
 
Soms gebruik ik een MOS-kloof tot twee voor de matching. Maar als het niet nodig wedstrijd, zal vingerzetting beter voor lay-out. Maar voor RF-ontwerp, de vingerzetting is beter voor vermindering van parasitaire condensator. maar voor simulatie, er zal ook niet anders.
 
Van de "definitie" standpunt, ZIJ zijn precies hetzelfde. Het zijn twee verschillende manieren om te praten over parallelle MOS-transistoren. Het verschil is hoe de PCELL (geparametriseerde cel) geeft je de transistor in een en ander geval ... - VINGERS: Het geeft je een unieke cel met de volledige transistor met alle vingers. Handig als je een cel wil zo compact mogelijk. - CUMULATIE: Het geeft je zo veel transistors als de veelheid aangeeft. Nuttige wanneer u de transistor te splitsen om een ​​aantal interdigitatie of crosscoupling bijpassende techniek te maken. Om samen te vatten, dit is precies hetzelfde en de betere hangt af van wat IS UW nodig hebt met de TRANSISTOR ...
 
vingers = vouwen vermenigvuldiger = breedte-eenheid vermenigvuldigd met de vermenigvuldiger vouw wordt gebruikt om de bron / afvoer diffusie verminderen. meerdere algemeen gebruikt in de huidige spiegels bij het maken van meervoudige partijdigheid stromen
 
vinger meestal gemeenschappelijke diffusie, terwijl vermenigvuldigd meestal gescheiden diffusie.
 
door gebruik te maken FINGERING parasitaire weerstand zal verminderen, ok. maar hoe zit het met parasitaire capaciteit. Ik denk dat het becoz, C gs, C gd te verhogen, zal CGB toenemen. is het juist, pls commentaar.
 
Nee .. eigenlijk vingerzetting vermindert de parasitaire weerstand en capaciteit. Het vermindert de parasitaire capaciteit door het verminderen van de totale afvoer / bron oppervlakte en omtrek. Kwantitatief, drain / source capaciteit vermindert met ongeveer de helft als je een MOS-apparaat vinger met meer dan 4-5. Eigenlijk is het vermindert ook de drempel spanning door een kleine hoeveelheid in diepe submicron technologieën.
 
[Quote = spminn] Nee .. eigenlijk vingerzetting vermindert de parasitaire weerstand en capaciteit. Het vermindert de parasitaire capaciteit door het verminderen van de totale afvoer / bron oppervlakte en omtrek. Kwantitatief, drain / source capaciteit vermindert met ongeveer de helft als je een MOS-apparaat vinger met meer dan 4-5. Eigenlijk is het vermindert ook de drempel spanning door een kleine hoeveelheid in diepe submicron technologieën. [/Quote] dat klopt.
 
Simulatie zal bijna hetzelfde voor oude proces (> = 0.5um). Maar het zal leiden tot groot verschil voor een diepe submicron-proces (
 
m = vermenigvuldiger nf = mfactor totale afmeting van transistor m * nf * (w / l) als de transistor is 8 * (2/1) kan het gesplitst 1 * 8 * (2/1) of 4 * 2 * (2/1) De eerste heeft een betere LOD en zou de voorkeur. Hoop dat dit helpt.
 

Welcome to EDABoard.com

Sponsor

Back
Top