VHDL: Hoe lees ik uit een bestand?

[Nandoe]

Hi all

Ik wil graag bestand kennen de instructie wordt gebruikt om gegevens te lezen uit een, en ook om te schrijven in een bestand.

dank u

 

[Ace-X]

Nandoe schreef:

Hi allIk zou graag de instructie gebruikt om data te lezen uit een bestand kennen, en ook om te schrijven in een bestand.dank u

 

[xvibe]

Wat is het nut hiervan?

 

[jas_bakshi]

- Dit testbank zal als zelfstandige explainatory.bibliotheek IEEE std;
ieee.std_logic_1164.all gebruik;
ieee.std_logic_textio.all gebruik;
std.textio.all gebruik;

entiteit tb is
Eind tb;beh_tb architectuur van TB isonderdeel DFF

poort (d: in bit;
q: uit bit;
CLK: in bit;
RST: in bit
);end component;

signaal d_s, q_s, clk_s, rst_s: bit;
centre signaal: bit;beginnenU1: DFF

map van de havens (d => d_s, q => q_s, clk => clk_s, RST => rst_s);

clk_gen: proces

beginnen

clk_s <= '0 ';

wacht 5 ns;

clk_s <= '1 ';wacht 5 ns;

end proces;

reset_gen: proces

beginnen

rst_s <= '0 ';

wacht 5 ns;

rst_s <= '1 ';

wachten voor 200 ns;

end proces;

file_proc: procesbestand ipfile: tekst wordt in "/ home/js17421/vhdl/text/ipf.txt";
bestand opfile: tekst is uit "/ home/js17421/vhdl/text/abc";

variabele ip_line: lijn;
variabele op_line: lijn;
variabele d_v: bit;
variabele i, j: integer;beginnen

weliswaar niet (endfile (ipfile))-lus

readline (ipfile, ip_line);
(lees ip_line, d_v);
d_s <= d_v;
i: = i 1;
wachten tot 10 ns;

gelden niet (endfile (ipfile))

rapport "FILE klaar"
Opmerking ernst;

Eind lus;

wachten op 100 ns;

while (j <i)-lusif (j = 1) dan
schrijven (op_line, string '("output"));
WriteLine (opfile, op_line);
end if;

schrijven (op_line, q_s);
WriteLine (opfile, op_line);

j: = j 1;
wachten tot 10 ns;
Eind lus;

end proces;Eind beh_tb;

 

[eziggurat]

probeert deze website www.stefanvhdl.com.

Ze hebben een goede tutorial in Rading en het schrijven van het bestand.

 

[OvErFlO]

Wanneer u gebruik maakt VHDL-code ...Schrijf TAG Code --- het is beter leesbaar

Code:bibliotheek IEEE std;

ieee.std_logic_1164.all gebruik;

ieee.std_logic_textio.all gebruik;

std.textio.all gebruik;entiteit tb is

Eind tb;beh_tb architectuur van TB isonderdeel DFF

poort (d: in bit;

q: uit bit;

CLK: in bit;

RST: in bit

);

end component;signaal d_s, q_s, clk_s, rst_s: bit;

centre signaal: bit;beginnenU1: DFF map van de havens (d => d_s, q => q_s, clk => clk_s, RST => rst_s);clk_gen: proces

beginnenclk_s <= '0 ';

wacht 5 ns;

clk_s <= '1 ';

wacht 5 ns;end proces;reset_gen: procesbeginnenrst_s <= '0 ';

wacht 5 ns;

rst_s <= '1 ';

wachten voor 200 ns;end proces;file_proc: procesbestand ipfile: tekst wordt in "/ home/js17421/vhdl/text/ipf.txt";

bestand opfile: tekst is uit "/ home/js17421/vhdl/text/abc";variabele ip_line: lijn;

variabele op_line: lijn;

variabele d_v: bit;

variabele i, j: integer;beginnenweliswaar niet (endfile (ipfile))-lus

readline (ipfile, ip_line);

(lees ip_line, d_v);

d_s <= d_v;

i: = i 1;

wachten tot 10 ns;gelden niet (endfile (ipfile))rapport "FILE klaar"

Opmerking ernst;Eind lus;wachten op 100 ns;while (j <i)-lusif (j = 1) dan

schrijven (op_line, string '("output"));

WriteLine (opfile, op_line);

end if;schrijven (op_line, q_s);

WriteLine (opfile, op_line);j: = j 1;

wachten tot 10 ns;

Eind lus;end proces;Eind beh_tb;