Verilog Syntax% s en% 0s

Check it out zelf!
% s drukt de string als het is met spaties aan het begin als string inhoud
minder dan string variabele grootte.
overwegende% 0s onderdrukken afdrukken ruimten.
Hier is een voorbeeld.Hope this helps!
Code:

module test ();

reg [10 * 8:0] str = "hallo";

eerste beginnen

$ display ( "% s", str);

$ display ( "% 0s", str);

eindigen

endmodule / / test
 

Welcome to EDABoard.com

Sponsor

Back
Top