J
jimjim2k
Guest
HoiVerilog / CodeGen versie 0.9.1
=============================
Biedt een object-georiënteerde omgeving te genereren Verilog-code voor modules en testbenches.Het Verilog:: CodeGen module biedt twee functies, een voor een code sjabloon en een andere om een Perl module die het apparaat bibliotheek bevat aan te maken.Deze module, DeviceLibs:: YourDesign, bepaalt de klasse methoden en bevat de objecten voor iedere Verilog module; de objecten zijn gemaakt op basis van een vast sjabloon.
Het doel van deze module is om de generatie van aangepaste Verilog modules.Een Verilog module kan een groot aantal parameters, zoals input en output bus breedte, diepte buffer hebben, signaal vertraging etc. De code generator maakt het mogelijk om een object dat het genereren van de module Verilog-code voor arbitraty waarden van de parameters.
Zie h ** p: / / www.comms.eee.strath.ac.uk/ ~ wim / verilog_codegen.html voor meer info.
1.h ** p: / / www.cpan.org/modules/by-category/09_Language_Interfaces/Verilog/Verilog:: Pli
=============================
Dit is de Verilog:: Pli Perl Package.
Dit pakket biedt toegang tot Verilog PLI routines van binnen
Perl.2.h ** p: / / www.cpan.org/modules/by-category/09_Language_Interfaces/Verilog/
* -> T
tnx
=============================
Biedt een object-georiënteerde omgeving te genereren Verilog-code voor modules en testbenches.Het Verilog:: CodeGen module biedt twee functies, een voor een code sjabloon en een andere om een Perl module die het apparaat bibliotheek bevat aan te maken.Deze module, DeviceLibs:: YourDesign, bepaalt de klasse methoden en bevat de objecten voor iedere Verilog module; de objecten zijn gemaakt op basis van een vast sjabloon.
Het doel van deze module is om de generatie van aangepaste Verilog modules.Een Verilog module kan een groot aantal parameters, zoals input en output bus breedte, diepte buffer hebben, signaal vertraging etc. De code generator maakt het mogelijk om een object dat het genereren van de module Verilog-code voor arbitraty waarden van de parameters.
Zie h ** p: / / www.comms.eee.strath.ac.uk/ ~ wim / verilog_codegen.html voor meer info.
1.h ** p: / / www.cpan.org/modules/by-category/09_Language_Interfaces/Verilog/Verilog:: Pli
=============================
Dit is de Verilog:: Pli Perl Package.
Dit pakket biedt toegang tot Verilog PLI routines van binnen
Perl.2.h ** p: / / www.cpan.org/modules/by-category/09_Language_Interfaces/Verilog/
* -> T
tnx