True Dual Port RAM in Xilinx Spartan-3 FPGA

[mendozaulises]

Hi all,
Ik probeer FPGA implementeren van een echte dual-poort (twee gelijktijdige lezen en schrijven) Blok RAM in een Spartaan-3.Volgens de xapp463 dit kan worden gedaan.Maar ik heb niet de Xilinx Core generator, alleen ISE 6.1 (project Navigator).Als ik probeer om de beschrijving te synthetiseren mijn VHDL kreeg ik de volgende waarschuwing:

Je kan proberen om RAM beschrijven op een wijze die onverenigbaar is met blok en verspreid RAM middelen die beschikbaar zijn op de Xilinx-apparaten, of met een specifieke sjabloon die niet wordt ondersteund.Lees de Xilinx middelen documentatie en de XST handleiding voor het coderen van richtsnoeren.Profiterend van RAM middelen zullen leiden tot verbetering van het apparaat gebruik en verminderde synthese tijd

Als u probeert een andere aanpak Ik heb nog een waarschuwing, dat zei dat ik moest proberen het instantiëren van het RAM-geheugen, vond ik een sjabloon in de Project Navigator, echter, ik kan niet compileren in Active-HDL.

Heeft iemand van jullie een voorbeeld van dit soort RAM (Een exemplaar) en hoe ik kan synthetiseren?

Bij voorbaat dank,
Ulises

 

[it_boy]

Als u het instantiëren van dubbele poort blokkeren ram zoals gegeven door pronject navigator, moet je simulatie opstelling van de bibliotheek voor Xilinx.
U vindt de libraty in
Verilog voor ...
Xilinx $ \ verilog \ src \ unisims

voor VHDL ...
Xilinx $ \ VHDL \ src \ unisims

 

[mendozaulises]

Bedankt, heb ik al in geslaagd om RAM configureren van de dubbele poort.

 

[hussain.elsaid]

hallo, kunt u mij vertellen hoe kon u het beheer van de dubbele poort ram, als ik dezelfde waarschuwing als de eerste die je hebt gekregen.

Bij voorbaat dank,
Hussain

 

[omara007]

mendozaulises schreef:

Bedankt, heb ik al in geslaagd om de Dual Port RAM configureren.