A
Ahmer Saeed
Guest
Ik wil ontwerpen 500Mbps QPSK modulator.Wat moet ik gebruiken voor het ontwerp via DSP-processoren.FPGA of een andere idee je hebt.PLease guide me.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
A
Aormon
Guest
touph een taak!Kon u mij vertellen, welk kanaal codec
algoritme u zal uitvoeren en eventuele egalisatie
methode zal worden genomen?
BR
aormon
algoritme u zal uitvoeren en eventuele egalisatie
methode zal worden genomen?
BR
aormon
Y
yeewang
Guest
500Mbps????
bijna een onmogelijke opdracht gezien het kanaal egalisatie, error-correctie code en etc.
Hey, man, is dat praktisch een 500Mbps QPSK hebben?
bijna een onmogelijke opdracht gezien het kanaal egalisatie, error-correctie code en etc.
Hey, man, is dat praktisch een 500Mbps QPSK hebben?
S
spweda
Guest
Het is mogelijk voor 500Mbps, afhankelijk van het kanaal staat.
A
Ahmer Saeed
Guest
Wat denk je?Welke maximale datasnelheid is gemakkelijk achieveable in QPSK modulatie.Ons doel is van 500 Mbps, maar we kunnen compenseren.Wat denk je? Is 300 Mbps kunnen gemakkelijk worden bereikt?
Y
ye.hui
Guest
kunt evalueren hoeveel MIPS het ontwerp moet gegevens te verwerken als je DSP processor te gebruiken.Ik denk dat het niet rendabel om implementate in het DSP.
L
LOSTINCITY
Guest
Terriable, zoals mij bekend, de demoulator is veel complexer. Satelliet communicatie in het hoogste percentage is 800Mbps
C
cat_basilio
Guest
U kunt ontwerpen 500Mbps QPSK modulator met FPGA
V
van_gift
Guest
verschrikkelijk, mogelijk voor draad, bijna onmogelijk voor de radio: (
W
Wacko2000
Guest
Waarom zou je wens om de signaalverwerking exploiteren voor de QPSK modulator op 500 MHz?
Meer belangrijk om te weten voor de beantwoording van uw vraag is wat is de maximale symbolrate u probeert te bereiken?Symbolrate en bezet spectrum zijn gerelateerd.De enige reden waarom je zou moeten proberen te draaien op 500 MHz is als je wilt de DDS implementeren in uw ontwerp en wilt u uw spectrum tot 250 MHz en onder ca. genereren.Toch moeten er andere manieren die makkelijker te doen.Persoonlijk gezien de rekenkracht van de huidige FPGA's en de vereiste signaalverwerking je hoeft te doen het onmogelijk zal zijn om deze taak te vervullen in een FPGA.
Probeer te ontspannen uw ontwerp doelen.Ik heb een QPSK modulator baseband ontwerp die loopt op 100 MHz.Dat is realistischer.
GroetenToegevoegd na 4 minuten:By the way, een follow-up van een van uw vragen ...u gevraagd of FPGA voor DSP.
Geloof me ...geen gebruik van software DSP's voor deze taak.DSP's zijn leuk voor flexibiliteit, maar veel van de taken worden uitgevoerd in een seriële manier.
Voor snelle signaalverwerking u parallelle verwerking die kunnen worden gedaan met FPGA's ...Hoewel ik betwijfel of je dergelijke complexe verwerking kan gebruiken op 500 MHz.
En als je het kan doen op deze kloksnelheden, dan zal vergen veel pipelining en dus grote FPGA ontwerpen ...
Groeten
Meer belangrijk om te weten voor de beantwoording van uw vraag is wat is de maximale symbolrate u probeert te bereiken?Symbolrate en bezet spectrum zijn gerelateerd.De enige reden waarom je zou moeten proberen te draaien op 500 MHz is als je wilt de DDS implementeren in uw ontwerp en wilt u uw spectrum tot 250 MHz en onder ca. genereren.Toch moeten er andere manieren die makkelijker te doen.Persoonlijk gezien de rekenkracht van de huidige FPGA's en de vereiste signaalverwerking je hoeft te doen het onmogelijk zal zijn om deze taak te vervullen in een FPGA.
Probeer te ontspannen uw ontwerp doelen.Ik heb een QPSK modulator baseband ontwerp die loopt op 100 MHz.Dat is realistischer.
GroetenToegevoegd na 4 minuten:By the way, een follow-up van een van uw vragen ...u gevraagd of FPGA voor DSP.
Geloof me ...geen gebruik van software DSP's voor deze taak.DSP's zijn leuk voor flexibiliteit, maar veel van de taken worden uitgevoerd in een seriële manier.
Voor snelle signaalverwerking u parallelle verwerking die kunnen worden gedaan met FPGA's ...Hoewel ik betwijfel of je dergelijke complexe verwerking kan gebruiken op 500 MHz.
En als je het kan doen op deze kloksnelheden, dan zal vergen veel pipelining en dus grote FPGA ontwerpen ...
Groeten
L
lincoln123
Guest
Ik denk dat je moet denken over goede analoog-naar-digitaal-integratie