PDK

[pokemonstation]

Hallo,

Ik heb een vraag over de verschillen tussen een PDK / CDK (Process / Cadence Design Kit) en een standaard cel bibliotheek.Ergens mensen gebruiken ze uitwisselbaar, maar ik denk dat er enkele inherente verschillen tussen deze twee dingen.Kan iemand dit toelichten?

De reden dat ik gevraagd deze vraag is omdat ik onlangs begonnen met het zoeken naar een MOSIS verenigbaar 130nm of 90nm proces voor Cadence te doen IC aangepaste lay-out.Ik persoonlijk gebruik GPDK en NCSU voordat ze hebben layout / schema / symbool standpunten voor NMOs, PBO's, metal1-9, Vias, nwell, psub ...wezen componenten die laat gebruikers voor het bouwen van een circuit.Echter, GPDK is niet MOSIS compatibel en NCSU geen 130nm en 90nm processen.Ik heb onlangs verkregen IBM cms9flp proces ARM Standaard Cell Bibliotheek, echter, ik weet niet hoe te installeren met Cadence.Voor GPDK of NCSU, is er een "lib" map bevat alle onderdelen en hun standpunten (bijvoorbeeld lib / NMOs / Lay-out, lib / NMOs / Schematische ...).Echter, er bestaat niet zoiets voor de ARM Standard Cell Bibliotheek Ik verkregen.Is dit een van de verschillen tussen de PDK en Standard Cell Bibliotheek.Kan iemand uitleggen?Ik vraag mij af of ik moet op zoek naar cms9flp IBM PDK in plaats van de standaard bibliotheek.

Ik dank u allen in geavanceerde!

Michael

 

[jbeniston]

Gewoonlijk,

PDK is voor analoge ontwerpers (gebruik met Cadence IC).
Standaard cel bibliotheek is voor digitale ontwerpers (gebruik met instrumenten zoals Synopsys Design Compiler / Astro)

Ik vermoed dat u nog nodig om de IBM PDK als u gebruik wilt maken van Cadence IC.

 

[kumar_eee]

PDK is niets maar Process Development Kit.
DDK wordt Digital Design Kit.

PDK hebben Pcell's, transistormodellen, enz. ..

Std cel bibliotheek bevat alle primitieve cellen die worden gevraagd door de PD Engrs.

 

[pokemonstation]

Dank u voor uw reacties!

 

[nav_vlsi]

Hoi,

PDK zal bevat gegevens met betrekking tot Foundy.zoals DRC / LVS / DFM & winning regel dekken.

STD cel libarary bestaan van verschillende mening graag cadans (virtuoos - schematische, lay-out), synopsys (. lib,. db), Celtic, voltagestorm, milkyway, gds2, CDL, specerijgewassen netlists enz.

Groeten
Navien

 

[shashank_s_82]

Std cel bibliotheken zijn de fundamentele bouwstenen van een voorschot digitale IC, ze bevatten alle combinatievormen & sequentiële digitale & gemengd signaal cellen die gebruikt zullen worden voor de oprichting van SOC of ASIC.

bc/s Std lib contains gds2, lef, (timing, power area & cap info of cells in .lib syntax), milkyway data base (FRAM, CEL etc.), cdl & RC-info in extracted netlist, noise info in celtic or ccsn formatt, voltage storm views etc.

these all views are used at different stages of ASIC design by different EDA tools....

Deze cellen zullen worden geregeld
en aangesloten op een ordelijke
en zin ful patroon met behulp van synthese tools zoals DC of RTL compiler, later op deze cellen, samen met andere harde
en zachte Marcos zijn gebruikt voor het maken van complete SOC. Normaal mensen termijn. Lib als Std cel, maar ze zijn verkeerd
bc / s Std lib bevat gds2, LEF, (timing, macht gebied cap & info van cellen in. lib syntaxis), milkyway database (FRAM, CEL, enz.), CDL & RC-info in gewonnen netlist , lawaai info in Keltische of ccsn formatt, spanning storm standpunten enz.

deze alle standpunten worden gebruikt in de verschillende stadia van ASIC-ontwerp door verschillende EDA-tools ....

Nu PDK haar definitie varieert van bedrijf tot bedrijf wat ik weet is PDK (Process Development Kit) bevat informatie over het proces waarbij de SOC of ASIC is gericht, zijn ze zelfs al gebruikt voor het maken van zelfs Std cellen, Memories, I / O's & Analoge gedeelte typisch zij bevat DRC, DFM, Antenna, LVS & winning regel dekken, samen met SPICE modellen die zijn gebruikt tijdens de simulaties.Alle DRC DFM & info is al gebruikt voor het maken van P-cellen (Cadence nomenclatuur) die worden gebruikt in cadans icfb