ontdendering circuit

[CMOS-babe]

Ik heb dit van ISE tutorial ... kan iemand mij uitleggen hoe zij de werking van stuiteren voorkomt problemen en waarom drie slippers werden gebruikt?

Dank u

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />Sorry, maar je moet ingelogd zijn om deze bijlage weer te geven

 

[rogerliu]

De ontdendering keer over 20ms normaal, dus de klok van D FF is ongeveer 100 Hz,
drie fase D FF is het bewaken tijd voor deboune 20ms.

B & R,
Roger

 

[okguy]

Heeft iemand een on-chip ontdendering zonder klok?

 

[dBUGGER]

Hoi,
Kijk eens of u kunt gebruik maken van een eenvoudige FF SR voor debouncing.Ik denk dat dat de eenvoudigste.Corrigeer me als ik verkeerd ben.

Met vriendelijke groet,

 

[chandisciple]

hey u kunt dat heel duidelijk uitgelegd in de logica ontwerp boek van Samuel Jackson

 

[vijay_nag]

digitale boek van Tocci heeft goede uitleg over ontdendering circuit.check it out

 

[JohnJ]

Wat dat circuit doet, is de stand van de monsters de schakelaar meer dan 3 opeenvolgende klokken, als het laag is gedurende 3 opeenvolgende klokken, dan is het een geldig overgang.Het idee is dat als de schakelaar stuitert, zal genieten van een een die duurt 3 klokken te registreren duidelijk de verschuiving.

Hetzelfde algoritme wordt veel gebruikt in de software.

Voeg een 4-input AND-poort, inputs met dezelfde 4, en haak de uitgang van de EN aan de ingang van een J en de JKFlipflop noch als output (bubbel NAND) aan de K-ingang en de klok om de klok van de JKFF zult u ontdendering zowel te maken en te breken.

De truc is om de klok periode van werken met de bounce periode van de input.Het totaal van het aantal periodes van de klok u gebruikt, moeten de aangegeven periode gelijk max stuiteren.(Dat is een gok, als iemand een ander idee van de ideale periode klok, please comment!) U kunt ook de toename van het aantal flipflops (en poort ingangen) te verhogen tot het ontdendering periode en vermindert de kans op fouten.(Als de input is hobbelig, het lijkt me dat je 0 hebt een 50/50 kans dat het midden zal een steekproef.)

Ik gebruikte dat circuit in een kwadratuur decoder (rotory encoder) Ik heb net voltooide ontwerpen.Het is niet stuiteren, dat is een probleem met dat (optisch) is het wel dat de max overgangsperiode 30ms is!Toegevoegd na 35 minuten:Ooops!Ik besefte dat de bovenste draad in uw schema (input-poort aan de NOR-poort) nutteloos is.Het controleert alleen dat de toestand van de ingang niet verandert tijdens de propogation vertraging van de eerste FF.Aangezien in het uitgebreide ontwerp (w / JKFF) wacht voor de komende klok te kijken naar de logica, het voegt wel een klok op de ontdendering periode.

 

[quy1001]

Is dit circuit genoemd Stemmen circuit.