niet-overlappende klokken

C

cjupiter

Guest
Ik heb een SC-integrator uitgevoerd met gratis schakelaars.Ik gebruik niet-overlappende klokken.Maakt het uit of het gratis klokken elkaar overlappen.

Wat ik bedoel is, de gratis schakelaar draait op twee klokken die het omgekeerde elkaar.dwz.Klok en vervolgens clockbar.Dus in een integrator zijn er twee niet-overlappende klokken en dus met comp.schakelaars twee klokken die inverse zijn voor elkaar.I cant get die twee klokken niet overlappen.Is dit goed?

Ik hoop dat ik hier zinnig

<img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Confused" border="0" />
 
Dit is een slecht idee.
Je moet er zeker van zijn dat er sprake is van niet-overlappende klokken.dat wil zeggen,
er is een klein interval tussen de klokken.
U kunt een aantal buffer voor het

 
Ik kan niet helemaal duidelijk geweest zijn, ik zal proberen om opnieuw te verklaren.

Een gratis schakelaar loopt uit twee klokken.Ene de inverse van de ander.

In mijn SC integrator gebruik ik gratis schakelaars voor het schakelen in de integrator.
use non-overlapping clocks.

Ik
gebruik niet-overlappende klokken.

clocks i use for the switches do overlap.

Maar de INVERSE
klokken ik gebruik voor de schakelaars niet overlappen.Is dit normaal?

 
Als het gratis schakelaar is de CMOS-trans-poort, de poort signaal van de NMOS en die van PBO's kan worden aangesloten op de input en output van de omvormer, respectievelijk.

 
Hier is wat ik zou doen voor de niet overlappende klok generator.

Eerst enkele omschrijvingen:

klok - (ik hoop dat dit duidelijk is)

clock_A - dit zal rijden elke NMOS die op wanneer klok is hoog
n_clock_A - dit zal rijden PMOS die op wanneer klok is hoog
clock_B - dit zal rijden NMOS die op wanneer klok is laag
n_clock_B - dit zal rijden PMOS die op wanneer klok is laag

Er zullen 3 extra nodig signalen:
n_clock - uitgang van een omvormer met inuput van de klok
buff_clock_A - hopelijk zal blijken
buff_clock_B - hopelijk zal blijken

Nu, het circuit.Het zal 5 inverters en 2x2-input NOR-poorten.

INV0 ingang is klok, output is n_clock
INV1 ingang is clock_A en output is n_clock_A
INV2 ingang is n_clock_A en output is buff_clock_A
INV3 ingang is clock_B en output is n_clock_B
INV4 ingang is n_clock_B en output is buff_clock_B

NOR1 ingangen zijn n_clock en buff_clock_B output is clock_A
NOR2 ingangen zijn klok en buff_clock_A output is clock_B

In statische omstandigheden zal clock_A, buff_clock_A en n_clock_B hetzelfde zijn als klok, en n_clock, clock_B, buff_clock_B en n_clock_A zal gratis zijn klok.

Op transitons zullen de volgende sequenties voorkomen:

klok HL overgang zal rijden n_clock LH
n_clock LH rijden clock_A HL
clock_A HL rijden n_clock_A LH
n_clock_A LH rijden buff_clock_A HL
buff_clock_A HL rijden clock_B LH

Onderbreek ik hier, omdat dit de sleutel is tot de niet-overlappende generatie.clock_B gaan LH behoeften ZOWEL klok hl en buff_clock_A HL.Aangezien buff_clock_A zal niet gaan tot L NA clock_A heeft een lage gegaan en heeft een hoge n_clock_A gegaan, zorgt dit ervoor dat de klok een switches UIT voordat de klok B-switches krijgen ingeschakeld.

blijven waar ik ben gebleven:
clock_B LH rijden n_clock_B HL
n_clock_B HL rijden buff_clock_B LH

Nu, dit stelt voor de niet-overlapping voor de andere fase.Aangezien buff_clock_B is H, zal clock_A laag blijven totdat buff_clock_B laag wordt, dat zal worden na de klok B-switches zijn uitgeschakeld.

Let op: Zet niet een buffer van de klok signalen in dit pad naar de schakelaars.Een dergelijke buffer zal niet langer mogelijk het circuit te zorgen dat de switches UIT voordat u het tegenovergestelde fase schakelt.

Opmerking: Als uw ontwerp vereist evenementen die plaatsvinden in de juiste volgorde voor elke fase van de klok, het toevoegen van extra inverters in elke keten (2 per keer ...) zullen toestaan.Kan bijvoorbeeld buff_clock_A gebruikt worden om op een NMOS switch die behoefte heeft aan een schakelaar gecontroleerd door clock_A te hebben ingeschakeld eerste.

 
Geachte JPR,
Het zal meer duidelijk worden en gemakkelijker wanneer u toelichten met een schema ..

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />
 
Veel waardering voor uw inspanning in uw antwoord JPR maar dat is een beetje verwarrend op het eerste gezicht.Naisare is goed, misschien heb je een diagram dat kan dingen uitleggen een beetje duidelijker.Ondertussen zal ik proberen te ontcijferen wat je hebt geschreven

<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />
 
Ik denk dat als je zegt omgekeerde klok overlappen, je bedoelde toen het omgekeerde klok signaal gaat hoog, is er een interval waar inverse klokken zowel fase zijn logica hoog.Dit is volkomen normaal een daadwerkelijk het op deze manier moet gebeuren, toen het idee van niet-overlappende is gerelateerd aan het uitschakelen van de schakelaars en de inverse klokken worden gebruikt om transistors PBO's, die worden uitgeschakeld wanneer de klok hoog is, met betrekking tot de controle definitie van de niet-overlappende klok ze nog steeds niet overlappen

 
Stel, je hebt niet-overlappende klok F1 en F2, rijden NMOS schakelaars, en ook f1_bar en f2_bar, rijden PMOS schakelaars.F1 en F2 moeten niet-overlapping (niet beide 1 worden op hetzelfde moment), en f1_bar en f2_bar moet omgekeerd worden niet-overlapping (niet beide 0 op dezelfde tijd).Is echter f1_bar rechtstreeks afgeleid van F1 door gewoon directe inversie, dus F1 en f1_bar kan overlappen door haar aard.

 
Hier is een schema van wat ik beschreven.
Sorry, maar je moet inloggen om deze gehechtheid

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top