modelsim fout, maar activhdl succes

[ahmadagha23]

hoi,
Ik heb geprobeerd om de samenstelling van een VHDL-code (van xilinx.com) waarin volgende regel:

"Als rst = '1 'of std_logic_vector (no_bits_sent) =" 1010 "dan"

door modelsim5.6 kreeg ik volgende foutmelding:

"Deelprogramma" = "is dubbelzinnig. Geschikt definities bestaan in pakket 'std_logic_1164' en 'std_logic_unsigned'."

maar activhdl5.1 gecompileerd met succes.Weet u waarom en wat is het verschil tussen modelsim en activhdl in deze situaties?groeten

 

[aji_vlsi]

ahmadagha23 wrote:

hoi,

Ik heb geprobeerd om de samenstelling van een VHDL-code (van xilinx.com) waarin volgende regel:"Als rst = '1 'of std_logic_vector (no_bits_sent) =" 1010 "dan"door modelsim5.6 kreeg ik volgende foutmelding:"Deelprogramma" = "is dubbelzinnig. Geschikt definities bestaan in pakket 'std_logic_1164' en 'std_logic_unsigned'."maar activhdl5.1 gecompileerd met succes.
Weet u waarom en wat is het verschil tussen modelsim en activhdl in deze situaties?groeten

 

[ahmadagha23]

[/ img]

<img src='http://www.elektroda.pl/cgi-bin/mimetex/mimetex.cgi?3$
br /
br /but this code is part of the manchester code (manchester.zip) which is provided by xilinx and I downloaded it from www.xilinx.com. I think it is standard.
br /regards[/code]' title="3 $ maar deze code is een onderdeel van de Manchester code (manchester.zip) die wordt verzorgd door Xilinx en ik gedownload van www.xilinx.com. Ik denk dat het is standaard. Wat [/ code]" alt='3$

but this code is part of the manchester code (manchester.zip) which is provided by xilinx and I downloaded it from www.xilinx.com. I think it is standard.
regards[/code]' align=absmiddle>

[/ quote]