Mentor mode1sim 5.5b is vrij

W

wangjill

Guest
Product Wijzigingen aan 5.5bHet FLI-functie mti_GetSignalType () is gewijzigd, zodat voor een

handvat naar een haven signaal dat is ingestort geeft hij het type ID

van de formele haven, niet het soort ID van de werkelijke signaal dat ervan

is ingestort.
(Dit houdt het type ID strookt met de naam

dat krijg je van hetzelfde signaal omgaan.)
Het FLI-functie mti_SetSignalValue () niet meer granulaten atoom

array signalen.
Het zet de hele array waarde direct op de top

niveau atoom array signaal in plaats van iterating via de subelementen.

(Merk op dat voor niet-atomaire arrays het nog herhaald door de

subelementen.)
Een optimalisatie is gedaan naar verschillende FLI bestuurder functies in

Om de besturen van atoom-arrays (dat is sneller dan

de normale methode van rijden arrays op de subelement niveau).

Arrays zijn atoom als hun subelementen zijn een opsomming type, indien zij

niet meer dan een bestuurder, indien zij worden gedreven alleen nul vertraging,

indien zij niet zijn aangesloten op OUT of INOUT havens, en als ze niet hebben

eventuele bijbehorende composiet resolutie of type conversie functies.

De volgende functies zijn veranderd zoals:mti_CreateDriver () nu tot atoom-chauffeurs op atomaire array signalen.

Het zal granulaat van een atomaire-array signaal alleen als meer dan een bestuurder

wordt gecreëerd op.mti_FindDriver () niet meer granulaten atomaire array signalen.mti_GetDriverSubelements () zal nu granulaat een atoom array signaal

om de bestuurder subelementen.mti_ScheduleDriver () zal nu rijden atoom array signalen zonder vertraging.

Plannen met een niet-nul vertraging zal leiden van een atomaire-array signaal te worden

kristalsuiker.Merk op dat mti_GetDriverNames () en mti_GetDriverValues ()

geeft geen informatie voor atomaire array signalen.

Merk ook op dat mti_GetSignalSubelements () krachten granulering van een

atoom-array signaal.
De VHDL en Verilog samenstellers werden veranderd om elkaar niet volledig gebruik

informatie bij het gebruik van een fout optreedt.
Een volledig gebruik bericht getoond

alleen wanneer de hulp-switch wordt gebruikt.Een opstartscherm verschijnt op de OEM-versies van ModelSim identificeren

zo verschillend van de reguliere ModelSim PE product.
(OEM-only)Nieuwe functies toegevoegd aan 5.5bEen functie is toegevoegd zodat Solaris gedeeld geheugen.
De functie kan verhogen

prestaties van grote simulaties.
Zie hieronder voor meer details.Twee programma's ter vergemakkelijking van het Solaris gedeeld geheugen functie hebben

is toegevoegd voor de "sunos5" en "sunos5v9" platforms.
De uitvoerbare bestanden worden

gelegen onder de "sunos5" en "sunos5v9" directories in de modeltech boom

en zijn naam vshminit en vshminf.Om te leren hoe u deze functie gebruikt, roepen vsim en klik op het menu Help


Help> Technotes> Solaris_Shared_Memory
De cursor tijd knop in het venster Wave is verbeterd.De cursor tijd knop is de tijd weergegeven in de kolom en waarden

cursor rij van de Wave Venster.Een rechter muisknop (RMB) op deze knop zet hem op een invoerveld

waar kunt u een nieuwe tijd in waarde.
Vervolgens wordt de cursor (en bekijken)

verhuizen naar de nieuwe tijd.

Er is een nieuwe FLI functie, mti_CreateTimeType (), die wordt gebruikt om

een handvat voor een type descriptor voor een VHDL tijd type.
Een nuttige toepassing

is voor het afdrukken van de huidige tijd.
Bijvoorbeeld,curr_time_str = mti_Image (mti_NowIndirect (& curr_time),

mti_CreateTimeType ());

mti_PrintFormatted ( "Time delta% s% d: Signaalverloop% s /% s is% dn",

curr_time_str, mti_Delta (),

region_name, mti_GetSignalName (sigid), sigval);

Instellen van de nieuwe preferente variabele PrefMain (stallKernel) tot 1 zal de

simulatie-kernel te onderbreken terwijl Wave Window updates plaatsvinden.
Als de simulator

niet wordt uitgevoerd of de variabele op 0 wordt gezet, zal er geen effect.

De standaard waarde is 0.
De runStatus commando heeft een nieuwe optie genaamd, die vol -

keert terug op de toestand en de reden (status).
VSIM 5> when clk {stop}

VSIM 6> run

# Simulation stop requested

VSIM 7> runStatus

# break

VSIM 8> runStatus -full

# break user_stop
De mogelijke reden waarden zijn:bkpt

bkpt_builtin

eindigen

fatal_error

iteration_limit

silent_halt

stap

step_builtin

step_wait_suspend

user_break

user_halt

user_stop

onbekend
De reden waarde heeft alleen zin na het lopen of stap commando

rendement.
Bellen runStatus terwijl hij nog in de lopende

staat (dat wil zeggen binnen een bij het lichaam) terug de vorige reden waarde.Op dit punt, wordt de gebruiker gewaarschuwd dat kunt u de resultaten die u niet

verwachten.
Met de manier waarop de pauze toets werkt, is het mogelijk om een reden

code terug die kan worden ofwel user_break of user_stop.
Dit komt omdat

de pauze kan zich op verschillende punten in de simulatie cyclus.
Indien de

simulator is de evaluatie van een proces op het moment van de onderbreking, een user_break

zullen worden geretourneerd, echter, indien de simulator heeft voltooid en

is de actualisering signaal waarden, dan user_stop zal worden geretourneerd.
De subtiele

zo zie je dit in het huidige systeem is met de Bron Venster.
In

het eerste geval is de Bron-venster geeft een bestand lijn met de

blauwe pijl, terwijl in het laatste geval geen bron lijn wordt weergegeven.
Een nieuwe reeks compiler switches zijn toegevoegd aan de verdere

gate-niveau optimalisaties te voorkomen in Verilog cel bibliotheken.In de eerste releases van de 5.5, deze optimalisaties waren uiterst conservatief

met betrekking tot het al dan niet geoptimaliseerd is toegestaan.
Met 5.5b,

verschillende schakelaars zijn toegevoegd voor het uitschakelen van een aantal van deze controles.

De switches zijn gespecificeerd naar de vlog compiler op de command-line.

Ze hebben alleen effect bij het opstellen van poort-niveau cel bibliotheken, met behulp van

de snelle schakelaar.
Je kan ook de debugCellOpt

schakelaar om te verifiëren dat de optimalisaties worden voorkomen.nocheckCLUP


Deze schakelaar kunt connectiviteit lussen in de cel te worden geoptimaliseerd.

nocheckOPRD


Deze schakelaar kan een output poort te lezen intern door de cel.
Let wel, indien de waarde

lezen is het enige waarde heeft bijgedragen tot de output van de cel en als er

een bestuurder op het net buiten de cel, de waarde lezen niet weerspiegelen

de waarde opgelost.

nocheckDNET


Deze schakelaar zowel de haven en de vertraagde poort (voor negatieve setup / wachtstand)

om gebruikt te worden in het functionele gedeelte van de cel.

nocheckSUDP


Deze schakelaar kan een sequentiële UDP rijden een andere sequentiële UDP.

Als u nocheckALL, al deze vlaggen zullen worden ingeschakeld.
Merk ook op de

functionaliteit van de cel moet worden gecontroleerd na het gebruik van een van deze

schakelaars.

De vlog-fast switch nu handgrepen cellen met $ setuphold

en $ recrem timingchecks die gebruik maken van de tstamp_cond of

tcheck_cond argumenten.Toegevoegd een uitwerking waarschuwing bij generieke / parameters op de opdrachtregel

overeenstemming met de-G of-G niet aanwezig zijn in het ontwerp.VHDL prestaties werden toegevoegd aan de Std_Developerskit std_mempak

pakket.


De Mem_Load en Mem_Dump procedures worden nu overbelast standaard met

versnelde versies van die procedures.
Een hercompileren van een VHDL-code met

deze procedures zal resulteren in het gebruik van de "built-in versnelde procedures.

Compileren met de noaccel std_mempak vcom optie zal resulteren in de

gebruik van de originele VHDL-code van het pakket.De mogelijkheid is toegevoegd aan ModelSim PE en OEM-producten (ModelSim SE reeds

heeft deze functie) aan tegel en cascade ramen vanaf de opdrachtregel.
Dit

functionaliteit is alleen mogelijk vanaf de GUI eerder.Verilog 2001 steun voor interconnecteren vertragingen.


Deze functie is ingeschakeld met de-v2k_intr_delay schakelaar.
De schakelaar

oorzaken van de vertraging worden zichtbaar op de belasting-poort (eerder, de gebruiker moest

aansluiten van een buffer in de belasting-module voor de vertraging).
Als u

$sdf_annotate() oproepen in uw ontwerp die niet steeds uitgevoerd

Vervolgens moet u de Verilog taak $sdf_done() na de laatste

$sdf_annotate() om een zero-delay MIPDs dat kan zijn

gemaakt.

[Dit bericht is bewerkt door: ssyang op 2001-06-02 22:00]
 
Maar hebben we een licentie die zullen worden voor deze versie?voor zover ik weet is de huidige licentie op de site kan niet goed functioneren van modelsim vooral bij het opstarten van de vsim voor de simulatie van het ontwerp.

 
Citaat:Op 2001-06-01 09:43, thyun schreef:

Maar hebben we een licentie die zullen worden voor deze versie?
voor zover ik weet is de huidige licentie op de site kan niet goed functioneren van modelsim vooral bij het opstarten van de vsim voor de simulatie van het ontwerp.

 
Hoi,

Upload ik RS-m55afx.rar voor bestandsbeheer.dit is geweldig voor modelsim 5.5b.U hoeft geen licentie bestand tegen alles.Maar je kunt slechts vsim een tegelijk.Ik herinner me iemand vragen voor.Is er een licentie bestand die ons in staat stellen te lopen op 2 of meer vsim op hetzelfde moment?

Bedankt,
pizi

 
Ik denk dat deze oplossing kan niet worden gebruikt in Linux
platform

-----
arthur

 

Welcome to EDABoard.com

Sponsor

Back
Top