LOW POWER ASIC

[jayakumarjay]

Is iedereen die werkt aan een laag vermogen,

Zo ja welke is de beste manier om de macht te verminderenwordt door het doen van bouwkundige analyse of gate-level analyse

 

[etherios]

over het algemeen hoe hoger het niveau van abstractie, hoe beter ste besparingen aan de macht

 

[AlexWan]

In sommige synthese tools, zijn er een aantal opties voor een laag stroomverbruik.
En je kunt nog wat papieren uit SNUG.

Succes

 

[negreponte]

Low Power ontwerp kan worden toegepast op alle niveaus van het ontwerp.
De architectonische vormgeving heeft meer vermogen opleveren dan de poort niveau.
Laag energieverbruik is een zeer moeilijke kwestie, moet u hulpmiddelen zoals PowerCompiler Synopsis maar je moet veel betalen.

 

[Jayant]

u kunt gebruiken tool genaamd macht theater.het gebruik van deze u de RTL-code kan worden geanalyseerd te optimaliseren om de macht in verschillende fases.

 

[sudhirtj]

Het is een combinatie van architectonische en gatelevel ontwerp.Klok Gatings, het gebruik van low power bibliotheken zijn enkele van de regelingen die in architectonisch en gatelevel implementaties.

 

[negreponte]

een goed overzicht voor laag vermogen technieken
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 

[aravind]

een laag vermogen eda gereedschap
Dit begrip omvat alle EDA-tools in de vorm van een laag vermogen ASIC uitvoering
dan zal dit artikel voor alle onderzoek doen energiezuinige ontwerpen
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 

[galant]

Naar mijn mening is het systeem niveau architecture design belangrijker dan de EDA-tools.De meeste EDA-bedrijven zijn altijd het verhogen van hun producten.

 

[linuxluo]

hoi,
eerste, hoe hoger abstract niveau, hoe meer vermogen u heeft opgeslagen.
ten tweede, het gebruik van het ontwerp macht of kracht threater u helpen energie te besparen.
derde, aangepaste lay-out

 

[kelvin_sg]

Mee eens!Dat is de reden waarom de gov belasting de rijken.

Ter beperking van de macht, kunt u gebruik maken van Power-compiler die een goede baan heeft
op gatelevel optimalisatie.etherios schreef:

over het algemeen hoe hoger het niveau van abstractie, hoe beter ste besparingen aan de macht

 

[ecijun]

systeem niveau is heel belangrijk

 

[seanwu]

Vergeet niet om aan te geven schakelen verminderen, met name zwaar beladen signaal.
Dan gaan we EDA-tools om een gated_clocked poort-niveau netlist genereren.

 

[pradeep_dft]

Low power design is een techniek waarmee (1) vermindering van het actief vermogen (2) vermindering van lekkage macht.De voormalige architurural hangt af van de analyse en de latere, hangt af van poort-niveau (zelfs lay-out).

 

[AlexWan]

linuxluo schreef:

eerste, hoe hoger abstract niveau, hoe meer vermogen u heeft opgeslagen.

ten tweede, het gebruik van het ontwerp macht of kracht threater u helpen energie te besparen.

derde, aangepaste lay-out

 

[tony_taoyh]

Wat ik denk:
(1) Tijdens RTL design, voeg wat logica uit te schakelen sommige VN-nuttig
logica onder een bepaalde modus;

(2) In de synthese, met behulp van enkele hulpmiddelen zoals power compiler;

(3) Voor de nieuwe functie, kunt meerdere spanning en meerdere Ve.

 

[hypend]

te abstract niveau hoger en gebruiken ontwerp elektrisch gereedschap

 

[don_quixote]

Voor dynamisch vermogen, de meest directe aanpak is het verminderen van de klok freuqency en voedingsspanning, al is het mogelijk geluiden obivious.Dat zegt zoveel macht betreft, kan diep pipelining echt burn-out je chip.Ik denk dat is de reden waarom Intel heeft gedaan van hun Jahwak (?) Project te wijten aan onoplosbare vermogendissipatie kwestie.Denk maar aan dat Intel heeft de klokfrequentie dringen al langer aan zoveel jaren!

Voor statische kracht, macht lekkage is het grootste probleem, vooral voor draagbare toepassingen.Uw mobiele telefoon blijft aftappen stroom beschikt, ook dat staat op de standby-modus!De gebruikte technieken om lekkage macht adres is voor het insluiten van hoog-ste transistors op kritieke paden, terwijl een lage v-th transistor op niet-kritieke paden (de zogenaamde multi-drempel), of gebruik slapen transistors tot de controle op lekken.Er zijn tal van documenten over deze.

Met betrekking tot de oorspronkelijke vraag, ik denk dat de ontwerpers zich meer richt op architectonisch niveau, terwijl gate level analyse is grotendeels afgehandeld door EDA jongens en de tools die ze gemaakt.

 

[visualart]

de minister-Power is een krachtig analyse-instrument

 

[linuxluo]

hoi,
Bij gebruik van EDA-tools macht schatting te doen, het is beter om gebruik PRIMEPOWER / jupiterxt / astrorail om consistentie te behouden.En als je spanning storm, het is een signoff instrument voor de 90nm-en lager