M
Memphis
Guest
Hoi, Ik heb de netlist van verilog die synthezied door synopsys DC.Ik vond dat er een aantal toewijzen verklaring in de netlist (ex: toewijzen a = b).Voor zover ik weet, de P & O-instrument kan niet instemmen met de netlist met toewijzen verklaringen insided.Heb ik iets gemist?
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Huilen of zeer triest" border="0" />
Hoe moet ik doen in DC te elimineren toewijzen verklaringen wanneer ik schrijf de verilog netlist van DC?Dank nv veel voor uw vriendelijk helpen ....
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Verward" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triest" border="0" />
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Huilen of zeer triest" border="0" />
Hoe moet ik doen in DC te elimineren toewijzen verklaringen wanneer ik schrijf de verilog netlist van DC?Dank nv veel voor uw vriendelijk helpen ....
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Verward" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triest" border="0" />