Is "for-lus" stat onder Xilinx's xst synthesizabl

X

xtcx

Guest
Ik probeerde verschillende manieren van de modus "for-loop" te maken voor slechts simulatie, maar helaas het gaf geen resultaten. Verklaringen die zijn gedeclareerd in de lus is altijd waar, zelfs na de constante regels. Voor bijvoorbeeld voor i in (breedte-1) TOT 1 LOOP waar BREEDTE INTEGER is: = 5 De loop is nooit te beëindigen ... Gelieve experts helpen !.... Ik zal geven mijn voorbeeldcode, indien nodig ...! coz Ik ben op de meest teleurgesteld moment.Thanks !......
 
[Quote = xtcx] for i in (breedte-1) TOT 1 LOOP waar BREEDTE INTEGER is: = 5 De loop is nooit te beëindigen ...[/quote] schrijven (WIDTH-1) downto 1 in plaats van (breedte-1) TOT 1 Ik geef je kleine proces om het te controleren ... proces te starten voor i in 5 downto een loop rapport "dit is" & integer'image (i) & "iteratie"; einde loop, rapport "i uit de hand gelopen loop ..", wacht, end proces, want loops zijn in het algemeen synthetiseerbare, maar niet terwijl loops. VOOR loops loop volgens een lus variabele die zal een geheel getal of een opsomming type zijn. De lus variabele mag niet worden aangegeven. betreft ..
 
Ik in principe mee eens, behalve voor de beoordeling van de while lus unsynthesizable. Deze twee constructies zijn uiteraard synthetiseerbare:
Code: 
 i: = 0; terwijl ik
 
Nou heb ik nooit gezegd, terwijl lus niet synthetiseerbare is. Ik zei: 'in het algemeen voor synthetiseerbare is, Dit is niet het geval met de while-loop.' terwijl gevoelig zijn voor oneindig hardware (wat niet mogelijk is nagenoeg) af te leiden. als een while loop is regie naar eindig hardware dan de synthese tool zal ongetwijfeld dienovereenkomstig afleiden van de hardware.
 
Ja, je geheel correct is, maar precies dat je niet zeggen als een WHILE LOOP kan synthetiseerbare te allen. Als u de HDL-gerelateerde discussie in het forum, moet je een aanzienlijke hoeveelheid misverstanden en kennelijke fouten voorbehouden. Dus ik wilde om duidelijk te maken, dat het kan synthetiseerbare worden.
 
Het erover eens ...!! Voor degenen die niet door met synthese concepten ... moeten we expliciet vermelden ..
 
Beste Kvingle,
proces te starten voor i in 5 downto een loop rapport "dit is" & integer'image (i) & "iteratie"; einde loop, rapport "i uit de hand gelopen loop .."; wachten; einde proces ;?
Click to expand...
Er lijkt een fout die ik niet kan corrigeren of begrijpen ... Please help me ... Ook waar om te controleren of de output ?.... In testbank of ModelSim ... I don ' t weet wat gereedschap en de versie van jullie gebruikt, maar ik krijg geen verbeteringen .... je kan een voorbeeld geven For-loop programma dat je hebt gewerkt?, zodat ik kon gebruiken en test het resultaat ... . Mijn versie is Xilinx ISE 8.2i Stichting edition.please me te helpen in clarrify deze twijfel, beperkt dit mijn programma's zal het wenselijk! ...
 
Ok.xtcx. Ik heb voorwaarde dat je code voor het begrip doel only.its niet synthetiseerbare. schrijf een kleine entiteit-architectuur pair.Copy dit proces en zien de uitgang van de ModelSim commando prompt.you zullen begrijpen hoe vaak de lus worden uitgevoerd, en als je van te maken. Change 'downto' naar 'aan' en wat is fout in uw code. (Deze kleine en grote endians .... watch'em) Ik hoop dat dit duidelijk is te zien ... [Size = 2] [color = # 999999] Toegevoegd na 45 minuten: [/color] [/size] code voor je .... [Size = 2] [color = # 999999] Toegevoegd na 2 minuten: [/color] [/size] code
 
Hartelijk dank kvingle !.... Ik zal de code en check it out ... Maar goed, ik weet niet hoe te modemlsim werken in command prompt .... ik zal er voor zorgen en beantwoorden ... bedankt vriend !.....
 
niet-statische lussen zijn niet synthetiseerbare waar als statische loops zonder timing controle systhesizes als combinatievormen ckts, statisch met timing controle synthetiseert als sequentiële CKS
 
Geachte "madhavisai",
niet statisch lussen zijn niet synthetiseerbare waar als statische loops zonder timing controle systhesizes als combinatievormen ckts, statisch met timing controle synthetiseert als sequentiële cks
Click to expand...
Ik zou kunnen lezen, maar ik kan niet begrijpen dat precisely.Could je wilt werken met een kleine code indien mogelijk? ... Uw hulp is langverwachte en gewaardeerd !.... bedankt !.... Beste Kvingle, ik de uitgevoerde code, en het is waar als je zei dat er resultaten in enkele waarschuwing en de lus beëindigt als ik het weglaten "downto" in for-lus. Ik kan begrijpen dat de FOR-LOOP werkt als je hebt gezegd .... Maar hoe deze simulatie is gonna helpen in real-time codering ?.... Is er een possiblilites dat deze lus kan worden gebruikt voor real-time coderen?. ... bedankt
 
[Quote = kvingle] heb ik je code voor het begrip doel only.its niet synthetiseerbare. [/Quote] Ja voor loops zijn vele malen gebruikt in coding.When u wilt dezelfde soort hardware te repliceren. Het wordt ook gebruikt in testbanken voor simulatie doel. En heb je de command prompt ... je hoeft niet iets er nog net de uitgang te doen.
 
Hey kom op ya ... Ik heb niet geprobeerd uw programma voor real-time, maar als ik probeer om dat de syntaxis gebruiken voor mijn programma, krijg ik niet de juiste uitgang .... Dat zijn de verklaringen in de for-lus lijkt om altijd het uitvoeren van .... Ik heb geprobeerd om dit uit te checken met een klein LED-programma, zodat ik die geleid hebben tot 5 keer knipperen gewoon door op te merken de uitgang 10 tijden als deze .., -------- ---------------------------- PROCES variabel REG: STD_LOGIC: = '0 '; BEGIN VOOR ik in 10 downto 0 LOOP Reg: = NOT (reg); geleid
 
Err ... Nou moet u begrijpen dat dit niet is c programming.Whatever schrijf je een producent van materiaal in de chip. Stel je voor wat er zal gebeuren als u een verbinding uitgang van de regelaar aan de ingang ...? uw ontwerp wordt puur combinatievormen ... dus geen sprake van dat de LED te knipperen omdat de lus worden uitgevoerd, in een paar delta vertragingen ....( niet real-time) Ik zou u voorstellen om te gaan voor een goed boek op de synthese met behulp van VHDL .. wat betreft ...
 
Een knipperende LED in synthetiseerbare code moet altijd een ingang klok en een klok divider respectievelijk een teller die MHz klokfrequentie reduceert tot waarneembare Hz orde van grootte, wat op zijn minst 20 balie bits. Ik denk, knipperende LED's voorbeelden had moeten besproken op het forum voor, maar een VHDL leerboek te lezen is het mogelijk de beste algemene optie.
 
Hallo Kvingle, afkoelen ya .... Ik ga door "VHDL programmering door voorbeelden" Auteur Michael Douglas, evenals "RTL ontwerp met behulp van VHDL" door PONG. Nou, het probleem is de compiler version.I 'm met XST, maar het boek is geschreven in het voordeel voor een andere synthesizer, ik denk niet de name.Even als dit niet het geval zijn, Alleen Loop voorbeelden en simulatie-gebaseerde activiteiten zijn gegeven in veel boeken niet de real-time operaties, dat is hoe ze zich gedragen in hardware bijvoorbeeld ...... en daarmee ook de verwarring .... Sorry voor mijn kleine plaag !.....: D And FVM, heb ik al had geprobeerd de verdeling van de klok om enkele Hz tot de for-lus te draaien, maar hopelijk is mislukt!, hoorde ik het van sommige van mijn vrienden dat FOR-LOOP synthetiseerbare is, maar alleen voor simulatie doeleinden, niet voor REAL -TIME ... ik dacht dat u deskundigen zouden hebben gebruikt in uw coderingen en dus vroeg ik voor de suggestie ... Dank u voor uw reactie van de patiënt !....
 
Ok. Ik zal een voorbeeld geven van synthetiseerbare voor loop .. zie deze lus berekent de pariteit van een 32 bit vector. samen met het bestand heb ik bijgevoegd een handomdraai van de hardware, verkregen van de code. je kunt zien zijn een 32-ingang xor. synthetiseren en controleer aan jouw kant.
 
[Quote = xtcx] Ik hoorde het van sommige van mijn vrienden dat FOR-LOOP synthetiseerbare is, maar alleen voor simulatie doeleinden, niet voor REAL-TIME ...[/quote] Ik hou van je vrienden oxymorons.BTW wat bedoel je met sythesizable, maar alleen voor de simulatie . Deze VHDL-code zo primitief in de natuur ik denk niet dat een ander hulpmiddel wordt het verminken. Immers, zoals ze zeggen VHDL draagbaar is.
 
Oke, goed, laat mijn vrienden gaan ... Slechte van them.Ok Ik zal uw code proberen en krijg je weer het resultaat al snel ....
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top