Interfacing Xilinx Coregen gegenereerd RAM met AHB-interface

[urakiki]

Hallo, Ik gebruik Xilinx coregen te rammen te genereren. Kan ik dit ram-interface met AHB-interface. Als er geen wijziging wat moet ik doen? Dankzij KIKI

 

[rsrinivas]

u moet een wrapper voor ur ram schrijven te maken ur module compatibel met de AHB signalen. het kan een master of slave-poort afhankelijk van de ur aanvraag. als ur RAM uit te schrijven van gegevens op een perifere dan u hebben aan een meester-interface te schrijven. als ur ram hoeft niet uit te schrijven alle gegevens en accepteert alleen gegevens die sommige perifere schrijft om uw module een slave-poort is voldoende. Raadpleeg de Amba AHB handleiding voor de uitvoering. http://www.gaisler.com/doc/amba.pdf pagina nr. 79 en 83. Wat Srinivas