Hold Time schending vraag?

[dspti]

Hi all,

Een vraag: als er een wachttijd overtreding, wat is er gebeurd op de uitgang golfvorm?

Als Setup tijd geschonden, zal de uitgang van het register worden uitgesteld een cyclus.Ik ben in de war door deze overtreding te houden ..

Zie mijn bijgevoegde golfvorm!
Sorry, maar je moet inloggen om deze gehechtheid

 

[satya_422]

Hoi,
Hoe ur ur krijgt gegarandeerd dat de gegevens in de volgende klok ..
Het is niet altijd het geval of ur het verkrijgen van de gegevens of niet .. dat hangt af van de gegevens stabiliteit ..

Voilation gezond is voor zowel de setup en houdt ..
Gelieve terugkeren als ami verkeerd

- satya

 

[dspti]

Hi satya,

Dus wat je bedoelt beide van deze twee soorten van vioaltion zijn dezelfde resultaten - uitgangssignaal instabiel ...soms vertraging soms niet.

Maar als ik wil deze setup tijd te meten en de tijd te houden op de tester,
Patroon voorbij de eerste plaats, dan zal ik de verschuiving van de input data rand dicht bij de klok monster rand totdat patroon .. mislukttoen ik deze twee randen gemeten kreeg de setup-tijd parameter ..

De vraag is hoe kan ik verwachten dat het niet voldoen aan voorwaarde, als je zei dat dit uitgang is instabiel wanneer Setup of Hold tijd geschonden ..

 

[satyakumar]

Hoi

In beide gevallen zal het gaan in matastable staat, zoals u die in de golfvorm zoals de uitgang van de verblijven in de hoge stand, zelfs na het voilated de setup en houd de tijd.
In het algemeen zal het niet gebeuren ofwel de uitgang kan gaan in hoge staat of laag staat na enige tijd de oplossing, de oplossing van deze tijd hangt af van vele factoren, zoals de technologie als ingangssignaal stijgtijd.Dus undefined is tot de volgende klok rand aankomt.Maar er is een differance interms het oplossen van setup en houd tijd voilations,
Als Setup tijd dan wordt u behoefte aan een combinatievormen vertragen of het verhogen van de speling door het aanpassen van klok periode, waar, zoals het bezit te verkorten voilated kan worden vastgesteld door het bevorderen van de klok of het uitstellen van de DataPath signaal met betrekking tot de klok rand.Dit keer houden de problemen verholpen kunnen worden, zelfs na installatie lay-out, maar de tijd is niet zo.

Heeft u nog twijfels houden posting.

Bedankt

 

[dspti]

Misschien is het niet duidelijk van deze vraag,

Ik moet om uit te vinden de geschonden toestand van de installatie & Hold tijd.
Maar ik vond deze twee voorwaarden misschien dezelfde resultaten,

Ik verschuiving van de input data rand dicht bij de klok monster rand tot niet voldoen aan voorwaarde voldaan.
dan heb ik gemeten de timing.-> Ervan uitgaande dat dit de setup tijd.

Daarna heb ik de input gegevens rand in tegenovergestelde richting dicht bij de klok rand tot niet voldoen aan voorwaarde voldaan shift, dan heb ik gemeten de timing.-> Dit is de tijd te houden.

Als deze twee mislukte voorwaarden zijn hetzelfde of niet?Toegevoegd na 18 minuten:Hi all,

Hier is de gedetailleerde beschrijving van deze vraag?

Kunt u mij vertellen de exacte uitgang golfvorm van deze twee situatie?

Bedankt,
dspti
Sorry, maar je moet inloggen om deze gehechtheid

 

[satyakumar]

Ik denk dat de output zal beoordelen op logisch niveau corect maar het oplossen van de tijd toeneemt.Dit kan worden begrepen uit de charectristic curve van invertor.
Het oplossen van tijd maakt meer tijd verhogen van de output.

 

[satya_422]

Hoi,
Ik kan het uitleggen een ding Ur verschuiven gegevens aan voilate de setup en houd voorwaarden,

Maar ik ben er niet zeker van abt klok periode, Als het meer dan is na voilation ook de output zal bereiken tot op zekere stabiele toestand cant we verwachten dat zowel kan worden laag of hoog.

Er is geen specifieke stabiele toestand voor installatie of houd voilation ..

Ik denk dat u cant msure setup / voilation houden door h / w simulatie totdat u het excat bemonstering tov klok.

Maar in Gate niveau simulatie zal het geeft de excact voilation door hoe veel tijd voor zowel voilations ..
Dont verwarren denken voor een tijdje ..

- Satya

 

[dspti]

Hi Satya,

Het is een echte zaak voldoet in mijn werk, maar ik kan niet zo goed begrijpen over dit ..

De waarheid is dat de klok periode is zeer groter dan de setup & Hold timing.
Als ik dit gemeten timing op de tester met echte chip ...
Het moet Laag of Hoog ..maar niet "unstable" ---

Voorbeeld Laten we met Setup timing,
Ervan uitgaande dat deze twee pinnen timing is kleiner dan 3.5ns, dan patroon altijd niet ..Omdat ik de verwachte waarde is 'H', maar de werkelijke waarde is 'L' ...

als het OK, dan kan ik zeggen wanneer de setup timing geschonden output zal worden vertraagd een cyclus.Hetzelfde voor tijd te houden ..

Ik ben verward veel ...

Bedankt

 

[love2read]

Je moet klok scheef in je geest om te begrijpen wat er Hold tijd overtreding.Uw gegevens pad kan korter zijn dan uw klok scheef te maken houden schending tijd gebeurt.

 

[satya_422]

hoi,
Voor installatie voilation ur vertellen dat het verkrijgen van gegevens in de volgende klok ..
Het betekent volgend de klok van de gegevens kunnen worden afwikkeling op een gegeven moment ..
De setup tijd heeft betrekking op de flop met het vastleggen van de volgende klok rand ..

In het geval van houdt haar op Capturing Flop wrtpresnt klok ..

Dus het betekent U mag raden het resultaat van HOLD voilation ..- Satya