P
ppenday
Guest
verilog door navabi is een goed boek om mee te beginnen.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
Hoi, ik wil weten hoe het schrijven van goede testbench, dank u!
V
viv_1005
Guest
Ik zou je aanraden te gebruiken sommige Object Oriented concepten, terwijl de ontwikkeling van uw testbenches.Structuur en hergebruik is een van de beste praktijken.Dit vermindert het percentage van foutieve codes en stijgt het percentage van de geteste code.
D
DonnaMitchell
Guest
U kunt altijd proberen een grafische testbench generatie tool voor het maken van uw VHDL, Verilog of SystemC modellen.Op die manier de modelstructuur en aansluitingen worden automatisch aangemaakt, en je alleen maar zorgen te maken over de werkelijke testgegevens.
creates test benches multiple timing diagrams and a description about how to apply the diagrams to the model under test.
SynaptiCAD's TestBencher Pro
creëert Proefbanken meerdere tijdschema's en een beschrijving over hoe de toepassing van de schema's om het model te testen.Het programma maakt een object-georiënteerde bus-functionele model en geeft u volledige controle over de test senerios waaronder willekeurige generatie en gouden referentie model generatie.
tool creates a stimulus based model from a single timing diagram.
Als u op zoek bent naar meer eenvoudige stimulus gebaseerd Proefbanken, hun WaveFormer Pro
tool creëert een stimulans zijn gebaseerd model uit een timing diagram.Het is vrij eenvoudig te gebruiken, omdat je gewoon trekken de golfvormen en sla het bestand op VHDL of Verilog.Er is ook een optie om tot de rang van reactieve proefbank generatie zodat de proefbank zal rapporteren van fouten tijdens de simulatie.
Deze producten kunnen worden gedownload van www.syncad.com
creates test benches multiple timing diagrams and a description about how to apply the diagrams to the model under test.
SynaptiCAD's TestBencher Pro
creëert Proefbanken meerdere tijdschema's en een beschrijving over hoe de toepassing van de schema's om het model te testen.Het programma maakt een object-georiënteerde bus-functionele model en geeft u volledige controle over de test senerios waaronder willekeurige generatie en gouden referentie model generatie.
tool creates a stimulus based model from a single timing diagram.
Als u op zoek bent naar meer eenvoudige stimulus gebaseerd Proefbanken, hun WaveFormer Pro
tool creëert een stimulans zijn gebaseerd model uit een timing diagram.Het is vrij eenvoudig te gebruiken, omdat je gewoon trekken de golfvormen en sla het bestand op VHDL of Verilog.Er is ook een optie om tot de rang van reactieve proefbank generatie zodat de proefbank zal rapporteren van fouten tijdens de simulatie.
Deze producten kunnen worden gedownload van www.syncad.com
U
uk
Guest
is er geen relatie tussen het schrijven van testbenches en sommige script talen zoals Perl, tclk, etcetera ...Toegevoegd na 3 minuten:mopengfei schreef:
wanneer u inlogt, kunt u vinden hoeveel punten je hebt.
Ter vergroting van de punten, net iets bijdragen, post, antwoord.
dan heb je genoeg punten om te downloaden van de boekenmaar de pionts is zeer weinig
wanneer u inlogt, kunt u vinden hoeveel punten je hebt.
Ter vergroting van de punten, net iets bijdragen, post, antwoord.
dan heb je genoeg punten om te downloaden van de boekenmaar de pionts is zeer weinig