hoe in te stellen en te schrijven VHDL broncodes in Cadence RTL

[etgohome]

Hoi,

Ik heb een vraag, heeft iemand weet hoe te stellen en te schrijven VHDL broncodes
in Cadence RTL Compilier Synthese? Zoals ik weet, als we naar RTL Compilier te doen
Synthesis, lijkt het te steunen Verilog HDL, maar ik wil Sorce codes schrijven met behulp van
VHDL te synthetiseren mijn circuits, ik weet niet hoe it.Is doen noodzaak om
een aantal opdrachten ter ondersteuning van de synthese VHDL's? Thankyou!

 

[FVM]

Typisch, input u een *. vhd-bestand aan het ontwerp compiler.

 

[etgohome]

Hoi,

bedoel je wanneer ik klaar ben met de VHDL broncode, moet ik typ een *. VHD te slaan
, dan zal de software ondersteuning van VHDL-code te doen synthese? Of ik moet typen
*. VHD aan serch de VHDL-bestanden in Encounter RTL Compilier? In mijn Encounter RTL
Compilier, is er geen een VHDL-bestand, hoeft hij slechts een Verilog bron code.Thank u!

[/ b]Toegevoegd na 1 uren 19 minuten:Hoi,

Ik probeer VHDL-codes te vinden, dan in mijn Encounter RTL
Compilier synthese te doen, maar de terminal toont me wat foutmeldingen,

rc: /> instellen attribuut van root '/': 'lib_search_path' = / opt/cadence/local/osu_stdcells/lib/tsmc018/signalstorm
Openstelling van bibliotheken in het geheugen (osu018_stdcells.lib)

Instellen attribuut van root '/': '= library' osu018_stdcells.lib
library IEEE;
|
Fout: Parsing fout.[VLOGPT-1] [_read_hdl]
: In het bestand 'alu_rtl.vhd' op lijn 2, kolom 7.
Mislukte op _read_hdl alu_rtl.vhdWaarom niet de bibliotheek ondersteuning van de IEEE van VHDL?
Kunt u mij vertellen hoe het op te lossen? Dank u!