G
giggs11
Guest
Hoi,
Ik probeer om commmunication tussen twee FPGA's, beide van de
Stratix 1S40 op de Nios Stratix Boards.Een chip implementeert een
controller terwijl de andere implementeert een DataPath.Ik probeer
bieden stuursignalen naar de DataPath-chip van de controller-chip
ophalen en terug de output van de DataPath-chip terug naar de
controller-chip.Voor deze heb ik opgedragen de output als de input van beide ontwerpen om de pinnen van de Proto 1 & 2 connnectors op het bord en de gebruikte LVTTL IO-standaard.Voor sommige reden is de mededeling niet te plaatsvinden.Vervolgens wordt de verbinding tussen de FPGA's dan gedaan via IDE-kabels aangesloten op de 40-pin Protos.Alle instellingen
dat ik bewust van moet zijn bij een poging om de communicatie mogelijk
door Proto connectorpinnen ..?
Bedankt.
Ik probeer om commmunication tussen twee FPGA's, beide van de
Stratix 1S40 op de Nios Stratix Boards.Een chip implementeert een
controller terwijl de andere implementeert een DataPath.Ik probeer
bieden stuursignalen naar de DataPath-chip van de controller-chip
ophalen en terug de output van de DataPath-chip terug naar de
controller-chip.Voor deze heb ik opgedragen de output als de input van beide ontwerpen om de pinnen van de Proto 1 & 2 connnectors op het bord en de gebruikte LVTTL IO-standaard.Voor sommige reden is de mededeling niet te plaatsvinden.Vervolgens wordt de verbinding tussen de FPGA's dan gedaan via IDE-kabels aangesloten op de 40-pin Protos.Alle instellingen
dat ik bewust van moet zijn bij een poging om de communicatie mogelijk
door Proto connectorpinnen ..?
Bedankt.