Hoe Begrijp Timing / optimaliseren Na Synthese

[easytarget]

Hoi,

Kan iemand alstublieft suggereren een praktisch boek (of iets anders) op de synthese, die de timing beperkingen en optimalisatie verklaart?Is dit een goed boek voor dit doel:

http://www.amazon.com/exec/obidos/ASIN/0137943482/qid% 3D1124319545/sr% 3D11-1/ref% 3Dsr_11_1/102-9701514-5995354

De documentatie die wordt geleverd met de tools (Xilinx, Leonardo, synplify) is niet genoeg voor mijn arme brein.En terwijl we toch bezig bent, kan iemand mij vertellen of de PAD-to-setup-tijd is hetzelfde als de setup-tijd?Thanks a lot.

 

[voetbal]

'AISC ontwerp met sysnopsys DC PC en PT "

 

[lijian_18]

Of u kunt lezen in de documenten Synopsys VERKOCHT zoals ontwerp compiler tutorial of handleiding.Dat zal direcly helpen.

 

[rakeshnunna]

Hoi,

"Advanced ASIC-chip met behulp van Synthese DCand PT" door Himanshu Batnagar is een zeer goed boek die u kan helpen uit "

u kunt downloaden vanaf deze site.

Groeten

 

[Barkha]

Ook kunt u verwijzen DC_Training materiaal dat u kunt downloaden vanaf hier.

 

[hung_wai_ming@hotmail.com]

Raadpleeg VERKOCHT en u 99% antwoorden kreeg.Boeken zijn goed en de meeste van de time-out-gedateerd met het nieuwe commando's ingevoerd driemaandelijkse