helpen Terug end digitale ASIC-ontwerp

[Al Farouk]

Ik had veel van ontwerp gericht naar FPGA, nu ik hulp nodig om een ontwerp in een ASIC, wat is dan de stappen om dat te doen.Ik kan surrize het punt dat ik weet het niet en het antwoord zal zeer gewaardeerd
1 - Wat moet ik van de FAB.te richten op het ontwerp in zijn proces.
2 - Wat is de back end design stappen, stel dat ik gebruik T @ @ NER toltarieven.
3 - Wat is MWP (Multi wafer-project) en wat de organisatie ondersteunen.
4 - wat is de vereiste ontwerp-uitgang te worden ingediend bij de FAB.

eventueel kan helpen met een tutorial zal helpen heel veel.

Groeten

 

[eda_wiz]

1.U stapt de bibliotheken van de fab u van plan bent te gebruiken.Populaire Fabs zijn TSMC, UMC, Chartered enz..Nieuwe bibliotheken hebben afmetingen 90nm, 130 nm etcc

2.Haal het TSMC bibliotheken eerst een auto en vervolgens handmatig optimaliseren ..(donno veel ABT this)

3 ..Geen idee ..

4) layout bestand ... Meestal GDSII formaat

 

[godsun]

MPW goedkoop is veel meer dan enkele chip Wafer.
omdat enkele onderneming kan delen een wafel

 

[wadaye]

Al Farouk schreef:

Ik had veel van ontwerp gericht naar FPGA, nu ik hulp nodig om een ontwerp in een ASIC, wat is dan de stappen om dat te doen.
Ik kan surrize het punt dat ik weet het niet en het antwoord zal zeer gewaardeerd

1 - Wat moet ik van de FAB.
te richten op het ontwerp in zijn proces.

2 - Wat is de back end design stappen, stel dat ik gebruik T @ @ NER toltarieven.

3 - Wat is MWP (Multi wafer-project) en wat de organisatie ondersteunen.

4 - wat is de vereiste ontwerp-uitgang te worden ingediend bij de FAB.eventueel kan helpen met een tutorial zal helpen heel veel.Groeten

 

[Michael Chiang]

Hoi,

MPW bedoel je zou kunnen stellen verschillende chip in een masker.Het doel is om op te slaan masker kosten in het ontwerp debuggen stadium.Normaal faundry site zal deze dienst.

 

[sudhirtj]

Hoi Al Farouk,

1.Alle Fab Proces gerelateerde bestanden zoals Design Rule Document, GDSII Layer beschrijving bestanden, Keuring (DRC LVS, ANTENNE-bestanden), technologie-bestanden (zoals gereedschap specifieke cadans of synopsys of magma), Indeling Parasitaire Extractie bestanden.

2.Voor de Backend Design u de bibliotheken (hetzij van fab of een bibliotheek verkoper als Artisan, Nurlogic, VST ......).De stappen in de Backend Design zijn FloorPlanning, plaatsingsprestatie, Klok Tree Synthese, Routing.

3.MPW gebeurt meestal voor prototyping.Hier als anderen zei de reticle kosten, wafer kosten worden gedeeld door verschillende klanten.Sommigen noemen dit fabs als Silicon Shuttle.Ik geloof dat bijna alle fabs heeft kalender voor MPWs.

4.De definitieve lay-out-database in GDSII formaat is de uiteindelijke output naar fab met DRC / ANTENNA verslag (optioneel), samen met Tapeout aanvraagformulier dat uw proces details (zoals een enkele poly vier metalen 1P4M ....., GDSII grootte / venster Passiverend opening .....) en de IP-gegevens gebruikt voor het ontwerp.

-Sudhir

 

[hqqh]

Hoi,

in de ebook afdeling, zag ik een boek genaamd "IC-ontwerp met behulp van L-Bewerken".Maar ik kan het niet vinden nu.Ik denk dat dit het juiste document te lezen.
maar als ik weet l-edit is "slechts" voor de laatste stappen in de IC-ontwerp, voordat u het synthetiseren van uw ontwerp voor de doelgroep van technologie (met behulp van BuildGates (Cadence) of DesignCompiler (Synopsis)).
Ik
ben geen deskundige op dit onderwerp.Ik probeer te leren van de IC-ontwerpen ook.
Ja, juist ik, als
ik verkeerd.

gegroet,
hqqh

 

[HCM_bucat]

1 krijgt de cel bibliotheek van Foundry, resynthesize met de bibliotheek
2_Use Plaats en Route PR-instrument om de chip> Tanner is voor aangepaste lay-out als de chip klein is kun je doen met Tanner, maar het nog lang duren
3 MOSIS is een van MWP in
VS4 GDSII