Geheugen bandbreedte overwegingen in DDR interface ontwerp

[seeya]

Systeem ontwerpers doorgaans maatregel geheugen prestatie-eisen in een combinatie van twee situaties: een statistische analyse van de bandbreedte, gemiddeld over een grote steekproef van de verwachte cycli en een deterministische analyse van een kleiner geheel van specifieke cycli voor "moet" taken.Sommige aanvragen worden geheel in de ene of de andere van deze domeinen, maar de meeste zullen een combinatie van beide.

De prestatie-eisen die worden begrensd door een aantal beperkingen en keuzes: geheugenruimte die nodig is voor het systeem, I / O-bus breedte, totaal pin count gewijd voor geheugen subsysteem, macht begroting, nodig voor de pariteit of foutcorrectie, kosten.De synchrone herinneringen op grote schaal in gebruik zijn om de berekening van de bandbreedte beide statistisch en deterministically meestal een eenvoudige taak als men bekend is met lezen en schrijven doorlooptijden voor zowel SRAM en DRAM's, en de gevolgen van de bank activering in DRAM's.

Gelieve ref: h ** p: / / www.eedesign.com/story/OEG20030609S0067

 

[news]

Lumia Denim pojawiła się w drugiej połowie grudnia 2014 roku i zawierała aktualizację Windows 8.1. I będzie prawdopodobnie ostatnią na dłuższy czas - może nawet i rok.

Read more...

 

[mami_hacky]

Hum!heb je ooit ontwierp een geheugen controller je zelf?Heb je enige ervaring met DRAM-apparaten, of heb je ooit tryed voor het verkrijgen van een bepaalde bandbreedte van het geheugen onderdelen?Weet je hoe moeilijk het geheugen controller design in VLSI?Als sommige lichaam vertelt je het ontwerp van een 25 Gbits / s data-opslag-eenheid met behulp van de beschikbare DRAM-geheugens, wat gaat u hem zeggen?is het werk volledig onmogelijk?of zijn er een aantal lastige oplossingen?