Floorplanning Richtsnoer

[urslen]

Kan iemand mij wat suggereren conceptuele richtsnoeren plattegrond.

eg.
Waarom macro's hebben de voorkeur te worden geplaatst op hoeken.
sommige DO's en Don'ts die wordt gevolgd in de industrie.

niet veel tool-specifieke richtsnoer.Maar welke zeer nuttig kunnen zijn voor tapeing een echte chip.

 

[alzomor]

Hoi

yo kunt deze link
weinig maar waardevolle

http://www.williamson-labs.com/480_lay.htm

Salam
Hossam Alzomor

 

[Aravind]

Hi Hossam Alzomor
of het is gerelateerd aan Floorplan Issue?
voordat je een bericht antwoord u moet controleren de vraag.

Hi urslen
1.Macro r macht honger deel van ur-chip.en macht routing is belangrijk probleem voor de Harde macro's zoals geheugen (RAM).
2.U moet blokken plaats volgens routablity en optimaztion / SDC dwang KWESTIES

 

[Anjali]

R-macro's geplaatst op de hoeken, voor een betere routability en als ze geplaatst op de hoeken, zullen ze niet verdelen de logica gebied, zodat de compleate logica kan worden gebracht met minder congestie.

 

[urslen]

Ik heb wat schetsen voor een beginnend richtsnoer.elk orgaan kan me helpen om het beter nuttig maken.Iemand kan maximaal ingesloten raken aan het document en geven hun mening en suggestie volgens hun ervaring.
Sorry, maar je moet inloggen om deze gehechtheid

 

[Aravind]

Hi Urslen
Als u meer wilt weten over plattegrond en andere leren PD-gerelateerde problemen.werk in silicium ensemble tool van cadans.het hulpmiddel dat u zijn voor alle handmatige doen en check out.
SOC ontmoeting sucks echt beginners