R
Rob B
Guest
Ik vroeg me af of dit moet in de DSP-afdeling, maar het gaat om de Xilinx Core Generator.
Na het kijken naar de Core Generator FFT module datasheet, zie ik dat de FFT-core verwacht dat de gegevens in complexe indeling.
De gegevens die ik wil transformeren is van een ADC en zal gehouden worden in een array is, zal de bemonstering worden constante snelheid.
Moet ik naar de fase te berekenen uit de steekproef nummer, waarna de gegevens van toepassing op de FFT-core?
.
Ik moet The Scientist & Engineer's Guide te
lezen om te Digital Signal Processing.
"?
Ik neem aan dat wat ik vraag is "kan ik een kern voor echte DFT"?
Na het kijken naar de Core Generator FFT module datasheet, zie ik dat de FFT-core verwacht dat de gegevens in complexe indeling.
De gegevens die ik wil transformeren is van een ADC en zal gehouden worden in een array is, zal de bemonstering worden constante snelheid.
Moet ik naar de fase te berekenen uit de steekproef nummer, waarna de gegevens van toepassing op de FFT-core?
.
Ik moet The Scientist & Engineer's Guide te
lezen om te Digital Signal Processing.
"?
Ik neem aan dat wat ik vraag is "kan ik een kern voor echte DFT"?