Een vraag over PLL voorbijgaande postsim simulatie

[sone_2907]

Hallo iedereen,
Nu ben ik bezig met een voorbijgaande postsim voor mijn integer PLL lay-out in Spectre simulator.Ik vindt echt loooong tijd, 5 uur voor 132ns.De PLL moet laten zien vergrendeling tijd op 50us.Om simulatie korter is, moet ik op te zetten iets speciaals in voorbijgaande simulatie omgeving?Nu, ik heb net het opzetten van een normale transisient simulatie in Spectre simulator.

Bedankt voor uw aandacht en uw hulp!

 

[jfyan]

sone_2907 wrote:

Hallo iedereen,

Nu ben ik bezig met een voorbijgaande postsim voor mijn integer PLL lay-out in Spectre simulator.
Ik vindt echt loooong tijd, 5 uur voor 132ns.
De PLL moet laten zien vergrendeling tijd op 50us.
Om simulatie korter is, moet ik op te zetten iets speciaals in voorbijgaande simulatie omgeving?
Nu, ik heb net het opzetten van een normale transisient simulatie in Spectre simulator.Bedankt voor uw aandacht en uw hulp!

 

[hackjiang]

Sla de "pull-in" proces kan besparen veel tijd.

 

[hanjiemy]

een meer, u set initiële waarde van de vtune, en stel de vertragingstijd te maken van de eerste puls bereikt PFD gelijktijdigheid.