Daarom hebben we CODE EN DATA SECTION.

hoi,

waarin processor?

de coz de code schrijven sectie moet worden beschermd, en eventuele overschrijven van de code met de gegevens zou opleveren junk code ...systeemfout

indien u're vragen over DSP processoren waar de gegevens en de code bus, en dus code en data geheugen r anders.zijn voor prestaties. (dubbele toegang per cyclus)

 
De zoekwoorden die u gebruikt, hangt af van een processor architectuur.
Maar over het algemeen een code sectie is waren de instructies voor de CPU zich bevinden.
De gegevens sectie kan te wonen in het geheugen RAM of in het programma geheugen.Er zijn een heleboel van microcontrollers die gebaseerd zijn op Harward architectuur, waar het programma en data geheugen bussen zijn gescheiden.

 
Hallo, Zijn efficiënter te zijn een speciale code en speciale gegevens sectie: Waarom?.de meeste processoren Fletch unstructions de code uit het geheugen bij het verwerken van code fletched voor, pipline dit soort dingen is het meest effectief als de niet vast door cycli om een overschot aan gegevens via dezelfde bus is dus in de meeste processoren hebben vandaag twee interne bussen, een voor-code en een voor gegevens.Het tweede is dat de breedte van de bussen kan worden geoptimaliseerd voor het soort werk.32-bits brede databus op een DSP met misschien een 16 bit brede bus-code, zodat een klok kan Fletch twee instrucytions geheugen van 32 bits per klokcyclus, enz. ..Zo zie je haar alleen voor de snelheid en efficiëntie.De vroege processoren, zoals de 6802 gebruikt dezelfde bus en beschikte niet over een pijpleiding, Intel 8088 en 8086 heeft pijpleidingen en twee bussen ook.groeten, Paul.

 
Sommige processors code mogelijk maken en de gegevens worden vermengd.Maar dit betekent meestal het geheugen en de externe micro heeft een bus en maakt gebruik van logische chips naar de juiste blokken van het geheugen dat de gegevens en de code Typisch zijn inch selecteert, wordt de code in een soort van niet-vluchtig geheugen, terwijl de gegevens in RAM.Maar dit is een ingewikkeld systeem, zeker als je probeert te gebruiken die gebruik maakt van een umicro zo weinig pinnen en ondersteuning chips mogelijk en past op een plank zo klein mogelijk te houden.Dus, zet de code en de gegevens aan boord van de chip.Aangezien de gegevens zullen worden in het RAM (en ja, misschien EEPROM) en de code zal in Flash of een soort van ROM-chip.Het is een weerspiegeling van het feit dat de micro's zijn overal tegenwoordig dat, wanneer ze voor het eerst begonnen ze waren gereserveerd voor de zeer dure platen, en niemand minded de lijm logica die nodig was om te worden gebruikt voor de interface naar het geheugen.

 
Is uw vraag over de processor architectuur of over data en code sectie definities gebruikt door compiler / linker?

 
Hallo,

in processoren met Harvard-architectuur Program Memory (PM) en Data Memory (DM) gescheiden zijn en elk deel heeft een speciale bus voor IO operatie naar / van andere functionele eenheden: dit kan de parallelle halen uit de 2 geheugen gebieden van Operand (van DM ) en instructies / operand (van PM) in een klokcyclus.
Deze architectuur vormt de basis van een aantal Analog Devices DSP gezinnen (21xx, SHARC) waar deze functie is benut om een MAC-bewerking uit te voeren (vermenigvuldigen en accumuleren) in een klok CPU van het laden van de ALU registers met de twee operanden opgehaald van DM en PM op hetzelfde moment.
Een voorbeeld is tytpical FIR berekening lussen, die zijn opgebouwd uit loops met iteratie van ASM instructie lijn (overgenomen uit ADSP-2181-code) als volgt

MR = MR MX0 * MY0 (SS), MX0 = DM (I3, M0), MY0 = PM (I6, M4);

Deze ASM lijn codes de volgende activiteiten (uitgevoerd in een enkele klokcyclus)

1) vermenigvuldigen en accumuleren MR = MX0 * MY0
2) belasting MX0 met Data Memory woord wees op adres registreren I3 die wijst op een steekproef buffer element
3) verhoog de aanwijzer met de waarde vastgesteld in M0
4) belasting MX0 met Data Memory woord wees op adres registreren I3 die wijst op een FIR coëfficiënt array
5) increment de aanwijzer met de waarde die in M4

Met name de interne klok uitvoering is mogelijk omdat de DM-en PM-maal gebeuren via aparte bus-en lees / schrijf van / naar het geheugen wordt uitgevoerd op verschillende fasen klok in dezelfde cyclus (lees eerste vervolgens schrijf).

Groeten
Mowgli

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top