Computer rekenkundige eenheden

[Rocky1943]

Hallo, iedereen,

Heeft u meestal gebruik rekenkundige eenheden ( - * /) in uw ontwerpen?
want er zijn vele soorten van algoritmes voor deze rekenkundige eenheden,
Ik heb niet veel te vinden voor deze IP funtions veel worden deze eenheden worden voornamelijk gebruikt
processors.
omdat ik doe wat onderzoek in Computer rekenen, wil ik om alle IP-adressen voor deze eenheden, maar ik weet het niet noodzakelijk is of niet.

Bedankt.

groeten

Rocky

 

[echo47]

Met moderne FPGA's kunt u gebruik maken van integer optellen, aftrekken, vermenigvuldigen en actoren die rechtstreeks in uw HDL, en u moet krijgen geoptimaliseerd goede resultaten van de synthese tools.Echter, splitsing niet is zeer goed in de meeste instrumenten ondersteund, dus je kan nodig zijn om uw eigen ontwerp of een divider IP-kern te gebruiken (kan worden bepaald met de software-instrumenten).

 

[Rocky1943]

Bedankt, echo,
en ik ben nog steeds een beetje verward over mijn onderzoek.
want ik doe de computer rekenkundig onderzoek, en probeer te achterhalen wat efficiënte elementaire eenheden.Ik zag mijn contemparts in ons lab de uitvoering van deze ontwerpen in FPGA, dus ik denk dat het niet zou onthullen de werkelijke prestaties van mijn ontwerp.
want voor zover ik weet, zou de prestaties van mijn design in FPGA hebben veel relatie met de architectuur van FPGA-code en mijn stijl ook, die moeten voldoen aan de feture van de FPGA.
Dus wat is uw mening over mijn werk?
is dit zinvol?

Bedankt
Rocky

 

[echo47]

Moderne FPGA's bevatten speciale toegewijde logica (zoals snel uitvoeren keten), dat versnelt rekenkundige bewerkingen.De synthese software gebruikt deze functies automatisch als het HDL rekenkundige expressies samenstelt.Als je probeert om je eigen logische ontwerpen zonder gebruik te maken van deze bijzondere kenmerken, zal uw logica waarschijnlijk volumineus zijn en langzaam.

Xilinx FPGA's tools laten u rechtstreeks toegang tot deze bijzondere functies als bibliotheek primitieven, maar ze zijn vervelend om te gebruiken.U kunt rekenen dat is een beetje beter dan gewone gesynthetiseerd HDL bouwen, maar de verbetering kan niet de moeite waard voor de meeste gebruikers.

Ja, de FPGA's bijzondere kenmerken variëren tussen de verschillende FPGA families.Mogelijk moet u zorgvuldig aanpassen van uw code voor elke FPGA familie.

 

[FVM]

Ik denk dat veel van de projecten heeft beziggehouden met het onderwerp, ik vaak struikelen over het op het internet.Zo kan er een gebrek aan originaliteit.

of numerical mathematics and don't know about possible unresolved problems in this field.

Maar ik ben gewoon een gebruiker
van numerieke wiskunde en weten niet over mogelijke onopgeloste problemen op dit gebied.

 

[Rocky1943]

gij, Bedankt voor uw jongens

Ik zal vertrouwd te raken met verschillende algoritmes van deze eenheden, en figuur van deze ip.
IF mogelijk zal, ik deel deze codes met je mee.

als u deze algoritmen of hebben andere Qs, kunt u contact met mij.<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />E-mail: turkey1943at gmail.com

 

[echo47]

Als je ontdekt betere methoden dan de HDL-synthese tools die door de FPGA fabrikant, dan kunt u vertellen wat de fabrikant dus je hebt gedaan kunnen ze hun gereedschap te verbeteren in het voordeel van iedereen.Ik heb gegeven Xilinx verschillende suggesties voor verbetering van XST optimalisatie, en ze hebben een aantal van hen uitgevoerd.

 

[Rocky1943]

Hallo, Echo,

Het lijkt erop dat ur heel vertrouwd met FPGA optimalisatie en synthese,
Het is nogal een goed en interessant idee om dit te doen.
nu heb ik een aantal vragen voor.

Dus nu ik weet niet hoe te beginnen, kunt u kort voor te stellen dat voor mij?
want je hebt enige ervaring in dit deel.
voordat ik een beter resultaat kan krijgen, moet ik om vertrouwd te raken met FPGA architectuur?en weten hoe synthese tools krijgen de resultaten?

Ik ben zeer gewaardeerd met uw suggestie, omdat ik vond dat de prestaties van de eenheden computer rekenkundig lijkt niet helemaal goed in FPGA.Dus ik mag doen wat onderzoek in hoe deze efficiënte eenheden in FPGA te voeren en ontvang de beste resultaten.

groeten

 

[echo47]

Ik stel voor eerste onderzoeken waarom je momenteel gesynthetiseerd resultaten zijn niet zo goed als je verwacht.Misschien is uw verwachtingen te hoog zijn, of misschien de synthese tool is niet efficiënt het optimaliseren van uw HDL om wat voor reden.

U hebt niet gezegd welke FPGA en synthesizer tool die u gebruikt, maar uw synthesizer waarschijnlijk handleiding legt uit hoe HDL schrijven naar de synthesizer produceren geoptimaliseerd goede resultaten te helpen.Bijvoorbeeld, de Xilinx ISE 10.1i "XST User Guide" heeft twee relevante hoofdstukken "XST HDL codering Technieken" en "XST FPGA Optimization".

Indien u wenst om te proberen het configureren van je FPGA op lage hoogte (rechtstreeks aan de toegang van kleine functies zoals LUTS, flops, dragen kettingen, muxes, enz.), moet u uw FPGA handleiding studie, de synthese bibliotheek handleiding, en misschien sommige application notes te leren alle gory details.Dat is voor Xilinx, ik ben niet zeker over anderen.

 

[Rocky1943]

Bedankt