Comparator met behulp van interne hysterese

C

ccw27

Guest
Hoi,

Hoe ontwerp je een comparator met interne hystersis voor POR?Met een inbreng van BGR en andere van weerstand divider.Stel BGR is negatief input en weerstand divider is positief input.

Welke waarde moet u voor positieve drempel?Heeft u zorgen te maken over negatieve drempel voor POR?

Bedankt

 
De negatieve drempel zou beslissen, wanneer de POR triggers opnieuw als VDD begint te vallen.
Je zou kunnen kijken naar maxime site, een van hun application notes praten op.
Bijvoorbeeld
Als VDD gaat onder VDD-10% POR moet opnieuw activeren en het genereren van de reset.deze reset blijft van toepassing tot VDD niet overschrijden de positieve drempel.Zodra de positieve drempel wordt overschreden, nog steeds de reset toegepast voor bepaalde duur 150ms zeggen en dan wordt verwijderd.Alles is onderworpen aan de voorwaarde dat de VDD niet verder laag weerToegevoegd na 7 minuten:U kunt via de volgende toepassing nota van Maxim.

 
Hoi,

Nu mijn comparator maakt gebruik van push-pull type en ik erachter dat glitches optreedt op de uitgang onder bepaalde hoek en temperatuur tijdens de start-up wanneer ik oprit de voedingsspanning.Ik wil elimineren deze glitch dus ik was verteld hysterese comparator gebruiken.Zal de hysteresis comparator het werk doen?Mijn reset drempel is vastgesteld op 1.3V en ik werken onder 1.8V voedingsspanning.Mijn POR is alleen voor analoge domein.

Dus onder deze beperking, moet ik de positieve drempel op 1.3V rechts?En de hysteresis comparator automatisch wordt voorkomen glitch in de output tijdens het opstarten.Zou het zinvol om de negatieve drempel vastgesteld op 1.3V ook?

Bedankt

 
Nee, u donot dat doen.Het hoofddoel van hystersis verloren
Ik ben niet duidelijk over somthing, Uw POR genereert een puls rest eenmaal VDD crrosses 1.3V.Dit pilse moet blijven voor de tijd tot de voedingsspanning stabalised en indien gebruikt voor een microprocessor, de gegevens die nodig worden geladen is de klok ook gedaan heeft gestabiliseerd.
Je zou willen dat POR moet resetten het circuit als het aanbod lager is dan het min.vereist namelijk 1,62 als we VDD-10%.
Bent u bezig met een weerstand verdeling van VDD en de voeding als input voor de referentiepersoon of are u rechtstreeks voederen VDD als input.
Ik zou liever positief drempel op ongeveer 1.7V tot 1.75V en negatieve drempel te 1.62V naar 1.6V.
De toepassing nota die ik heb geupload zou zeker u helpen bij het bepalen van de positieve en negatieve drempel.
Als u want ik kon pas enkele andere kranten op POR ontwerpen

 
Ja post meer papieren op POR ontwerp.

Principe mijn comparator neemt de inbreng van een weerstand en een divider bandgap spanning.
Dus mijn eis is te resetten tot levering 1.3V bereikt, na dat de POR gaat laag.Ik zal denken over het veranderen van de reset-drempel.Dus mijn andere vraag is of de hysteresis glitches die ik krijg tijdens het opstarten een einde zal maken (zie hieronder).

Wat u ziet is Vdd oprit (0-1.8V), de ingangen aan de comparator (weerstand divider en bandgap) en POR-uitgang.

Bedankt
Sorry, maar je moet inloggen om deze gehechtheid

 
In feite kon ik gewoon een Schmitt Trigger stok in mijn huidige ontwerp, zoals de onderstaande.Maar ik weet niet zeker hoe dit circuit werk.Kan iedereen een analytische uitleg met behulp van vergelijkingen en ook hoe de grootte van de transistors tot positieve en negatieve drempel te bereiken?

Sorry dat ik heb niet de Baker boek.

Bedankt
Sorry, maar je moet inloggen om deze gehechtheid

 
Geachte ccw27,
Ik heb gepost een aantal van de papieren op volgende link
http://www.edaboard.com/viewtopic.php?p=420570 # 420570Toegevoegd na 17 minuten:Voor afb. schmitt.jpg.
1.Overweeg Vout = Vin VDD = 0
M1 en M2 zijn uitgeschakeld M3 On.
Zoals Vin verhoogt M1 begint te schakelen trekken de spanning aan de bron van M3 naar beneden.Wanneer Vin = Vth2 VS2 M2 gaat aan de uitgang te laten vallen en draaien M3 uit.
Op dit punt stroom door M1 en M3 zijn hetzelfde.
Equate de 2 stromingen en je krijgt een van uw schakelpunten.Volg thw hetzelfde met de andere zaak.
Vtrigger (output van hoog naar llow) = V1
(W / L) 1 = [(Vdd-V1) / (V1-Vthn)] * (W / L) 3
Vtrigger (output van laag naar hoog) = V2
(W / L) 5 = [(V2) / (VDD-V2-Vthp)] * (W / L) 6

Van bakkers boek (W / L) 2 ≥ 5 * (W / L) 1Toegevoegd na 9 minuten:Voor schmitt2.jpg
Stel Vout = vdd dus Vx = Laag-en Vin = hoog.
Zoals Vin begint te dalen M2 begint aan te zetten en de huidige stromen door M2 naar M3.
De pull-up en pull-down kracht van de M3 en M2 is de Vin besluit op whch uitgang verhuist van hihg tot laag.
We konden gelijk de stromingen in de M2 en M3 en ontvang de vereiste W / L rantsoenen.
Je zou kunnen volgen hetzelfde voor andere geval
hoop dat het helpt

 
U kunt gebruik maken van een niet-gecompenseerde OPamp met positieve feedback te werken als een hysterese comparator.Ik denk dat het minder luidruchtig dan de huidige circuit worden.

 
Hi ambreesh,

Bedankt voor uw hulp.Eigenlijk na simuleren zorgvuldiger vond ik de belangrijkste oorzaak van de piek te wijten was aan omvormer ketens na de comparator.Dus nu gebruik ik schmitt2.jpg boven en lijkt te werken, maar ik moet nog meer simulaties te doen.Heeft iemand door anychance weten welke Schmitt Trigger meer is populair voor lage voedingsspanning?

Bedankt

 

Welcome to EDABoard.com

Sponsor

Back
Top