bemonsteringsfase Detector baseband technieken (HELP)

B

Bagster

Guest
Heeft iemand daar buiten gebeurt elke EPD ontwerpen.Ik kan de RF werk geen probleem.Heeft iemand een schema voor de opamp / baseband vergrendeling van de oscillator.Ik heb echt wel behoefte schema's of een goede papier of een beschrijving van hoe het configureren van de opamps.

Thanks in advance

Bagster

 
Hoi,
Ik
heb gedaan wat werk met een EPD op de X-band frequenties.
De base-band is een standaard PLL circuit, dus er
is geen EPD specifiek werk te doen, behalve de Null circuit (nul gecompenseerd aanpassen) van de lus spanning.
Na een eenvoudige RC-lowpass op de basis-band output tot verwerping van het beat frequentie kun je aanvullen de lus spanning en het gebruik van een opamp als 1e orde lowpass lus filter die volstaat in de meeste gevallen.Configuratie van de opamps is afhankelijk van uw oscillator (resonator Q, tuning spanning bereik), tuning frequentie bereik, hoe snel de PLL te blokkeren na een afstemstap, fase ruis overwegingen, enz.

Groeten,
Spasomat

 
Hoi
Bedankt voor het antwoord.
Heeft u een schema voor een typische baseband opamp / filter installatie.Ik kan begrijpen hoe de beat is gedaan, en de offset maar hoe de lus gemaakt tussen een frequentie die hoger of lager is dan de werkelijke lock frequentie.
Ik zou dankbaar zijn voor een circuit.

Ik had hiervoor een beetje beter.
Ok vanaf het begin.
Het EPD zal een beat frequentie die evenredig is met de frequentie differenence betweem de vermenigvuldigd refererence en de VCO.
(X en Ka zal de frequentie, de vaste LO, smalle bandbreedte, dus hoog Q uit VTDRO)
Nu als de twee frequenties co-incide de beat frequentie wordt nul.Als de frequentie van de referentie is lager dan de door VCO zeggen 1Mhz vervolgens dezelfde frequentie beat zal worden gezien als het signaal frequentie 1Mhz hoger.(Gelieve mij vertellen wanneer dit is onjuist).
U heeft nu dit sloeg een offset van zeggen VCC / 2 en nietig zij

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Vraag" border="0" />Ik denk dat dit zo is kunt u de frequentie van de sluis aan VCC / 2 om de sweep bereik.
Dit is waar ik verward.Ik kan geen beeld hoe de lus kan maken tussen de hogere of lagere frequentie en dus in staat om de lus spanning.IE duwen de lus groter (> VCC / 2) of trek het lager (<VCC / 2).
Ik heb een papier op een sweep generator en acquisitie circuit te vegen de VCO en op het punt van de sluis de lus stopt de sweep generator en dus slot is bereikt, maar nogmaals, ik kan niet zien hoe het kan aanpassen van de lus als de frequentie is verschoven .
Als u duidelijk maken hoe dit proces werkt Ik zou dankbaar zijn.Bedankt

Bagster

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />
 
Hoi,
je hebt gelijk een fase detector kan niet differentiëren tussen de hogere of lagere frequentie (dat zou de taak van een frequentie-detector) geeft je gewoon de Absolut beat frequentie waarde zonder een teken, en nog steeds de vergrendelde lus zal werken, omdat het vergelijkt fase .

Laat me proberen uit te leggen van een statische bezien:
Het fase-detector vergelijkt de twee ingangssignalen.Als beide ingangssignalen hebben dezelfde frequentie en in fase dan is de fase detector output zal nul (vergeten eventuele compensaties FOT het moment).Als beide signalen op dezelfde frequentie maar er is een fase verschil tussen de twee, de fase detector zal een constante spanning aan de uitgang.
De meer fase verschil,
hoe meer spanning je krijgt.
Bijvoorbeeld de spanning zal positief zijn, als de fase van het Dro minus de fase van het referentie-signaal> 0, en negatief als de fase van de Dro minus de fase van het referentie-signaal <0.
Dus als de lus is vergrendeld,
blijft geblokkeerd, tenzij Dro frequentie verandert sneller dan je lus tijd constante toestaat of u uw Dro tuning bereik als gevolg van drift, enz.
Het probleem is hoe je de lus vergrendeld.
Als de lus is snel (hoge lus bandbreedte) en de frequentie verschil tussen de Dro en de verwijzing is niet erg veel van het EPD levert een beat frequentie die moduleert (sweeps) de Dro totdat deze vastklikt automatisch.
De andere mogelijkheid is de sweep circuit u noemde.Ik denk dat is beschreven in

Puglia, KV Phase-Locked DRO Gebruikt een bemonsteringsfase Detector, Microgolven & RF, juli 1993

Hoop dat het zou kunnen helpen een beetje,
Spasomat

 
Bedankt, ik snap het nu.Kunt u mij praten via de analoge circuits ......
IE de offset en de low pass filter.
Ten eerste, je filter het signaal om de beat, dan hoef je je voegt u een compensatie te krijgen voor de lus (wanneer in het slot) spanning op VCC / 2, is dit correct.Of u compensatie van de spanning (null te Vcc / 2) met de beat nota vervolgens filteren en doorgeven via de lus filter?
Ik kan de lus filter, dus dit is geen probleem.
Ik waardeer het echt helpen.

Bagster

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />
 
1e filter the beat (1ste orde RC-LP)
2e je Loo bandbreedte IE 10kHz LP met op-amp
3e acquisitie circuit (dat is de helft zo moeilijk als het lijkt)
4e de offset is IE gemakkelijk toegevoegd aan de acquisitie circuit

Bijgevoegd vindt u een goed artikel met een aantal formules om het recht op-amp circuit.Er is ook een gedeelte over het schatten van de fase lawaai krijg je voor het hele systeem.

Spasomat

 
Momenteel ben ik het ontwerpen van een PLL op 2 GHz met gebruikmaking van SPLD.Heeft iemand gedaan temperatuur fietsen van de cricuit en PLL in staat is om de VCO of DRO temperatuurschommelingen?Wat de sweep cricuit, Ik gebruik een Wein-brug oscillator en vertekenende het naar de gewenste spanning niveau.Maar ik vond dat de amplitude van de oscillator niet stabiel is.Kan iemand me helpen op deze?Ook Hoeveel macht niveau je bent vervoederen aan SPLD.Momenteel ben ik met behulp van 23 dBm, dat vond ik zeer hoog .. enig idee voor de beperking van de macht eis.

 
Hi Bagster,
kun je uploaden dit papier "Phase-Locked DRO Gebruikt een bemonsteringsfase Detector"?Ik heb het nodig, thanks in advance

 

Welcome to EDABoard.com

Sponsor

Back
Top