bandgap niet settleing tot nul .. toen ...

B

bharatsmile2007

Guest
Hi all,

In een BGR.when een pwl te VDD, variërend van 5V tot 0V.

wanneer VDD is 5V vref (output) is 1.26V,
wanneer VDD is nul vref is ongeveer 0.5V.

Kan een laat het me weten wat zijn de mogelijke reden voor de afwikkeling van vref niet tot nul volt?

pwl kreeg een stijging / daling van vertraging 10U en pulsbreedte 10U ...

Bedankt<img src="http://images.elektroda.net/51_1231415763.jpg" border="0" alt=""/>

<img src="http://images.elektroda.net/3_1231473171.jpg" border="0" alt=""/>
 
Ik denk dat dit komt doordat u geen output belasting op het vref uitgang.Met VDD = 0, vref behoort tot de NPN diode (ongeveer 400mV) krijgt zo hoog weerstandsvermogen (de pull-down huidige zo laag), dat zou het een vrij lange tijd dalen tot nul (hoge ontspanning tijd).

long (order of seconds) or you provide an output load.

Je
zou waarschijnlijk zie dit als een van beide u de VDD = 0 fase zeer
lange (beschikking seconden) of u een vermogen belasting.

HTH, erikl

 
Zodra vref valt onder een diode drop, Q3 wordt uitgeschakeld en wordt een hoge impedantie.Principieel kan de vref node zal worden geklemd op een diode daling ten opzichte van Q3 / Met de knoop vref hoge impedantie u geen manier om zich te kwijten van dat knooppunt excpet voor lekstroom.Het zal uiteindelijk kwijting als je het een lange tijd.Als je een kleine belasting op vref, zal kwijting aan nul.Als u het nodig heeft om zich te kwijten van nul zodra VIN collapes, heeft u om een soort van pull-down op dat knooppunt.Er is niets mis met het circuit zoals het is.

 
Hi all,

Ik probeerde het aansluiten van de belasting en krijgen meer tijd om het ciruit ongeveer 1sec ... Ik zie nog steeds dezelfde ....

Belasting ongeveer 500pF ...

enig ander probleem zou zijn de oorzaak voor deze ...

Bedankt

 
bharatsmile2007 schreef:

Hi all,Ik probeerde het aansluiten van de belasting en krijgen meer tijd om het ciruit ongeveer 1sec ... Ik zie nog steeds dezelfde ....Belasting ongeveer 500pF ...enig ander probleem zou zijn de oorzaak voor deze ...Bedankt
 
Dankzij erikl ..

toen ik aangesloten weerstandsbelasting haar steeds verrekend aan nul ... Maar in het echte scenario de lading zal worden capacitieve recht?

 
bharatsmile2007 schreef:

Maar in het echte scenario de lading zal worden capacitieve recht?
 
Een extra transistor die presteert inschakelen / uitschakelen helpt!

 

Welcome to EDABoard.com

Sponsor

Back
Top