AD7730 Implementatie

[ossroosh]

Hoi,

In een weeg schaal project,
heb ik ondervonden een vreemd probleem.

, ATmega32
and RS-232 serial interface to construst a logging system.

Ik
ben werkzaam AD7730BNZ,
ATmega32
en RS-232 seriële interface naar construst een logging systeem.Op zoek op het net vond ik dat somone anders hadden excactly mijn probleem met AD7730 uitvoering.Hier is het:
"Ik ben met behulp van een AD7730BN en een stam-maaswijdtemeter met gevoeligheid 2mV / V, zodat de ingangsspanning bereik is -0 .. 10mV met 5V excitatie. Active kanaal: IN1 AIN1-;

Na het opzetten van DAC en FILTER Regs,
met toepassing van de volledige schaal int.kalibratie, de inhoud van de winst register is onbetekenend veranderd, maar na de 0-schaal int.kalibratie, de inhoud van het register wordt gecompenseerd
800.000 - als voor de kalibratie.Na dat het gedeelte is ingesteld in continue conversie-modus.

, independently of the input range, chop/nonchop mode or any other settings.

Na elke vallende rand van RDY,
worden de gegevens register wordt gelezen, maar het is altijd FFFFFF,
onafhankelijk van de input bereik, chop / nonchop modus of andere instellingen.De inhoud van DATA reg is FFFFFF zelfs op het begin - na de verhoging van de rand op RESET.
Lijkt het de kant is demaged of is er iets, dat ik zorg voor?Ik vermoed dat de gegevens register werd vergrendeld-up te wijten aan de macht sequencing (DVDD en het systeem van digitale circuits wordt gevoed voordat AVDD), echter, ik gebruikte 47ohm weerstanden in serie met alle digitale ingangen / uitgangen te vermijden buitensporige stromingen.Misschien is het niet genoeg? "
Er was een stel maar unsufficint:
"AD7730 AVDD kan worden ingeschakeld na DVDD. In mijn ontwerp AVDD (5V) is uitgeschakeld in de power-minimaliseren modus ingeschakeld en-weer, toen toets wordt ingedrukt (VDD = 3.6V). Alle IO draden zijn dal 470 ohm verstreken. In mijn oudste ontwerp geen weerstanden worden gebruikt (AVDD maar is gebonden aan DVDD = 5V). In de oudste ontwerp
Ik heb een (Ik kan me niet herinneren wat exectly) probleem met ADC en besluit was: DATALINEtoADC was drived te laag, zelfs
wanneer gegevens worden readed (dal otrher Dataline).Ik begrijp niet waarom,
maar in de standaard ontwerp van deze code is niet nessesary.
Nog een ding - in weighscale, die wij produceren, selfcalibrating van ADC is niet gebruikt (Ik kan me niet herinneren waarom).
Vergrendelingsfunctie (en voorverwarming) chip heb ik zie, wanneer AGND is
niet gebonden aan DGND. "

Wat zou u voorstellen? Is er iemand, die mij helpen?

 

[arnab.bhaumik]

hoi,

toen ik de ontwikkeling van dit gewicht schaal project op het eerste was ik ook steeds FFFF, maar na enkele controle in de software lijkt het erop dat ad7730 werkte maar ik was niet in staat om gegevens via software: het was een softwire probleem ......mag u de software ......................................arnab/vu2bpw

 

[ossroosh]

Arnab,
hartelijk dank voor uw antwoord!

Ik denk dat je
hebt gelijk.In de laatste paar dagen
heb ik gewerkt aan de firmware.Als een oplossing die resulteerde in een betere prestaties en minder klinkinrichting-up, Ik verwijderde de CALIBRATION codes (ik weet niet of het een goed werk of niet, maar toch nodig!).Vervolgens heb ik toegevoegd waakhond gerelateerde instructies aan haar plaats.Ik heb ook bijgebracht sommige lijnen om de ADC bij het FFFF.Nu, het lijkt te werken of andere manier naar tevredenheid!

Maar, ik weet het niet maar als de vergrendeling-up van AD7730s is een natuurlijke probleem dat moet toch in de firmware of iets anders?!Kan een slechte instructie veroorzaken deze klinkinrichting-up?Ik ben er zeker van, zoals u al zei, het
is niet een hardware probleem.

Hier
is het programma
heb ik geschreven in Bascom-AVR:

$ regfile = "M32def.dat"
'Definieer gebruikt kristal
$ crystal = 4915200 "4.915200 MHz
$ baud = 9600

Config = Serialin Gebufferde, Size = 25
Config = Serialout Gebufferde, Size = 25

'Configureer de SPI hardware SPCR registreren
Config SPI = Hard, Interrupt = Off, Data Order = MSB, Master = Ja, polariteit = Laag, Fase = 1, Noss = 1, Clockrate = 128
'Init de SPI pinnen direct na de CONFIG SPI verklaring
Spiinit
'Configureer Watchdog
Config Watchdog = 1024
'Configureer RDY als input
Config Pinb.0 = Input 'RDY lijn

Afm MSB Zoals Byte
Afm lsb Zoals Byte
Afm gewicht Word
Dim X As Byte

Start Watchdog 'Start Watchdog
'Set-Up AD7730 voor Continuous Conversie-en Continuous Lees Exploitatie
Initad7730:
'Schrijf 32 die met DIN Hoog zal de AD7730 op de standaardinstelling staat
Stel Portb.5 'Set DIN Line van AD7730 Hoog
'Schrijf 32 seriële klok cycli DIN hoog naar de AD7730 terug naar de standaard stand door het resetten van de
X = & HFF
Spiout X, 1 '
Spiout X, 1 '
Spiout X, 1 '
Spiout X, 1 '

'Schrijf op Mededeling register instellen Volgende Exploitatie als schrijven naar Filter Registreer
X = & H03
Spiout X, 1 '
X = & B10000000
Spiout X, 1 'Writes Filter register instellen van een 50 Hz Output Rate CHOP modus Uitgeschakeld FASTStep Mode Enabled
X = & B00000001
Spiout X, 1 '
X = & B00000000
Spiout X, 1 '

'Schrijf Communicatie Registreer instellen Volgende Exploitatie als schrijven naar DAC Registreer
X = & H04
Spiout X, 1
X = & B00000000
Spiout X, 1 'Schrijf aan Mode Inschrijven voor het toevoegen van 0mV op de analoge ingangFFFFFF:
'Schrijf Communicatie Registreer instellen Volgende Exploitatie als schrijven naar Mode Registreer
X = & H02
Spiout X, 1
X = & B00110000
Spiout X, 1 'Schrijf aan modus register beginnen continue conversie voor 0mV tot 10 mV input bereik, unipolaire, 16 bit data woord en 2.5V referentie, Kanaal 1
X = & B00000000
Spiout X, 1'Schrijf Communicatie Registreer instellen Volgende Exploitatie als Continu Lees Van Gegevens Registreer
X = & H21
Spiout X, 1

Reset Portb.5 'Set DIN Line van AD7730 Laag (Waarborgt deel is niet Reset Terwijl in Continu lezen modus)

Read_data:
Waitms 200 "Maak een vertragingstijd als 200ms
Als Pinb.0 = 1 Then Goto Read_data 'Wacht op RDY Laag (Wacht op RDY pin te gaan laag naar Vermeld Output Update)
Reset Watchdog

'Lees 16-Bit Data Van Serial Port (Lees Conversion Resultaat uit AD7730 Data Register)
Spiin MSB, 1
Spiin lsb, 1
Gewicht = Makeint (LSB, MSB)Als Gewicht> 60000 Dan
Goto Initad7730 'Check for vergrendelingsfunctie-up
End If'Stuur 16-Bit Data naar PC
Print "A"; Gewicht;

Goto Read_data

Eindigen

 

[arnab.bhaumik]

geef me ur email id, ik stuur u mijn code ..........................

Ook mension dat waar u woont ????( land)arnab/vu2bpw

 

[ossroosh]

Mijn E-mail: ossroosh (at) yahoo.com

Ondertussen,
ben ik uit Perzië.

Thanks in advance

 

[coshkun]

Kun je die codes hier alstublieft?
Ik gebruik ad7738 Ik denk dat ze soortgelijke toestellen.

 

[kanukaran]

ya aub

 

[coshkun]

Ik krijg 40 mv uitgang toen ik connetc an0 te gnd.Do mij nood te kalibreren AD7738?en hoe kan ik dit doen?

 

[alinsr]

Hoi lieve vrienden
Ik
ben bezig met ad7730BN
Maar ik heb een probleem en dat is de lijn nooit RDY gaat laag...
Wat is het probleem te zijn?
Bedankt

 

[paurelian]

ossroosh schreef:

Hoi,In een weeg schaal project, heb ik ondervonden een vreemd probleem.
, ATmega32
and RS-232 serial interface to construst a logging system.
Ik ben werkzaam AD7730BNZ,
ATmega32
en RS-232 seriële interface naar construst een logging systeem.
Op zoek op het net vond ik dat somone anders hadden excactly mijn probleem met AD7730 uitvoering.
Hier is het:

"Ik ben met behulp van een AD7730BN en een stam-maaswijdtemeter met gevoeligheid 2mV / V, zodat de ingangsspanning bereik is -0 .. 10mV met 5V excitatie. Active kanaal: IN1 AIN1-;Na het opzetten van DAC en FILTER Regs, met toepassing van de volledige schaal int.
kalibratie, de inhoud van de winst register is onbetekenend veranderd, maar na de 0-schaal int.
kalibratie, de inhoud van het register wordt gecompenseerd 800.000 - als voor de kalibratie.
Na dat het gedeelte is ingesteld in continue conversie-modus.
, independently of the input range, chop/nonchop mode or any other settings.
Na elke vallende rand van RDY, worden de gegevens register wordt gelezen, maar het is altijd FFFFFF,
onafhankelijk van de input bereik, chop / nonchop modus of andere instellingen.
De inhoud van DATA reg is FFFFFF zelfs op het begin - na de verhoging van de rand op RESET.

Lijkt het de kant is demaged of is er iets, dat ik zorg voor?
Ik vermoed dat de gegevens register werd vergrendeld-up te wijten aan de macht sequencing (DVDD en het systeem van digitale circuits wordt gevoed voordat AVDD), echter, ik gebruikte 47ohm weerstanden in serie met alle digitale ingangen / uitgangen te vermijden buitensporige stromingen.
Misschien is het niet genoeg? "

Er was een stel maar unsufficint:

"AD7730 AVDD kan worden ingeschakeld na DVDD. In mijn ontwerp AVDD (5V) is uitgeschakeld in de power-minimaliseren modus ingeschakeld en-weer, toen toets wordt ingedrukt (VDD = 3.6V). Alle IO draden zijn dal 470 ohm verstreken. In mijn oudste ontwerp geen weerstanden worden gebruikt (AVDD maar is gebonden aan DVDD = 5V). In de oudste ontwerp

Ik heb een (Ik kan me niet herinneren wat exectly) probleem met ADC en besluit was: DATALINEtoADC was drived te laag, zelfs

wanneer gegevens worden readed (dal otrher Dataline).
Ik begrijp niet waarom,

maar in de standaard ontwerp van deze code is niet nessesary.

Nog een ding - in weighscale, die wij produceren, selfcalibrating van ADC is niet gebruikt (Ik kan me niet herinneren waarom).

Vergrendelingsfunctie (en voorverwarming) chip heb ik zie, wanneer AGND is

niet gebonden aan DGND. "Wat zou u voorstellen? Is er iemand, die mij helpen?