0,18 um technologie - wat betekent het

Hoop "Kanaalinstelling lengte" verwijst naar de afstand die de ladingsdragers te reizen btw de afvoer en de bron van een MOSFET.

 
Zoals enkele anderen al genoemd, 0,35 LM, 0,18 m verwijzen naar de minimale getrokken of met andere woorden "MASK" gate lengte van de transistor.In werkelijkheid echter, de afvoer en de bron regio's n diffusie regio's voor een n-kanaal transistor en verspreiden in het gebied onder het hek, dat
is waarom de werkelijke lengte verschilt van de getekende lengte (het is kleiner).Dat betekent, als je de lay-out van een transistor met een hek lengte van 0,18 lm,
is de effectieve lengte zal misschien 0,15 Lm bijvoorbeeld.Voor zover ik weet, de breedte van de poort niet kan worden zo klein als de poort (zoals een vierkant).

 
0.35 U TECHNOLOGIE: dit betekent dat de minimale CHANNEL LENGTE (de lengte van de POLY OF GATE) van de transistor gebruikt in de technologie, moeten van 0,35 U.

Hetzelfde geldt met de andere twee TECHNOLOGIEËN

0.18um: de minimale CHANNEL LENGTE (DE POLY OF GATE) IS 0,18 um
0.90um: de minimale CHANNEL LENGTE (DE POLY OF GATE) IS 0,90 um.

DE 0,35 um technologie is bekend als de "SUB-Micron Technology"
EN HIERONDER 0,25 um staat bekend als "DSM - DEEP submicron technologie"

HOPE THIS SHUD je helpen.

 
hoi,
Technlogy is niets maar kanaal breedte

met groet,
srik.

 
hoi,
In CMOS-technologie, transistor wordt gevormd door de overschrijding van polysilicon over verspreiding.Hier 180nm technologie verwijst naar polysilicon alleen de breedte (dit is alleen maar kanaal lengte).

 
enkele instantie zeggen dat 0,18 is het minimum van de helft van toonhoogte.
wat
is de helft van standplaats?
en wat
is de relatie tussen de helft van de toonhoogte en het kanaal lengte?
zal u stuurt een foto om deze uitleggen?
dank u

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />
 
Het
is juist!

Normaliter u gebruik CMOS-technologie, en het veld is de ruimte die vanaf de grond een lijn naar de volgende.U hebt de grond lijn, de eerste transistor, VDD lijn, de tweede transistor en vervolgens op de tweede lijn.Op deze foto (Het
is de standaard voor de zogenaamde "knooppunt technologie")
de helft van toonhoogte een dimensie is weinig meer dan het kanaal lengte.Voorbeeld 90 nm -> - ,65 nm leff

bye, ping

 
Ping schreef:

Het is juist!Normaliter u gebruik CMOS-technologie, en het veld is de ruimte die vanaf de grond een lijn naar de volgende.
U hebt de grond lijn, de eerste transistor, VDD lijn, de tweede transistor en vervolgens op de tweede lijn.
Op deze foto (Het is de standaard voor de zogenaamde "knooppunt technologie") de helft van toonhoogte een dimensie is weinig meer dan het kanaal lengte.
Voorbeeld 90 nm -> - ,65 nm leffbye, ping
 
en "foto" is metaforical ....

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />kan ik geef u een aantal links?

bye, ping

 

Welcome to EDABoard.com

Sponsor

Back
Top