zoek naar basis-docs op System Verilog

[Vinodkumar]

Hallo iedereen, IAM nieuw voor System Verilog, IAM comfortabel met VHDL en Verilog.i gedaan hebben enkele projecten in beide.
Nu wil ik verifcation modellen te ontwikkelen en te testen voor die gevallen.
Ik heb meegemaakt enkele voorbeelden van SV op het internet,

dan ik in de war wanneer te gebruiken

Module
Programma
Taak
Functie
interface
klasse

Ik zag een aantal documenten, maar niet duidelijk met fundas

IAM op zoek naar een aantal documenten waarin staat basics.waiting voor antwoorden.

 

[kvingle]

Raadpleeg
SystemVerilog voor Verificatie
door CHRIS speer.
zijn een goed boek om mee te beginnen.