Xilinx Virtex4: Aansluiten van een module met PowerPC userlogic

[rfsweden]

Ik ben met behulp van een Xilinx ML403, Virtex4 boord.

Heb ik:

PowerPC systeem dat werkt prima alleen.Userlogic dat werkt prima alleen.

Mijn probleem is dat ik moet parallel lopen beide modules in, op dezelfde chip.

Ik heb geprobeerd om gewoon Userlogic instansiate het in mijn "system_stub.vhd" bestand

Als u bekend bent bij ISE en EDK je moet weten wat ik het over heb.

Anyways, ik moet het aandeel van de userlogic sys_clk_pin_IBUFG tussen de
en de PowerPC-systeem en dit is de oorzaak van het probleem.

Want als ik dit doe, de userlogic loopt prima, maar het PowerPC systeem niet

Enig idee waarom dit gebeurt?
Mijn gedachte is dat ik niet kan userlogic instansiate de in de system_stub.vhd
Maby dit bestand moet worden "schone"

Maar hoe kon ik het anders instansiate?

 

[eziggurat]

Ik neem aan dat je BRAM instantiëren een in de wizard om de logica te slaan van de PowerPC-code en de gebruiker is onderdeel van het EDK project.Als de netlist gegenereerd, moet u deze te selecteren als een sub-module en dit zal generatea system.vhd.Je moet een module top_level gegenereerd op te nemen.Ook gebruik maken van de MHS-bestand om de route van de klok naar de juiste modules.

 

[BuBEE]

Hebt u een turorial voor PowerPC?

 

[ZCQ]

Er is EDK tutorial in het Web XILINX.

ZCQ