Xilinx Pakketten

[GreenP]

Kan iemand alstublieft helpen als ik problemen de mogelijkheid om een pakket dat ik heb gemaakt in Xilinx gebruik ervaar.De gemaakte pakket is een eenvoudig hek niet zoals ik zou willen zijn in staat om mijn hoofd rond het concept van het creëren van verpakkingen te krijgen en deze vervolgens in de uitvoering van de Xilinx ontwikkeling.De code die wordt gebruikt voor het pakket is opgenomen, is dit opgeslagen in een bestand label PJK_my_functions, de code de uitvoering van het pakket is ook gebleken
[library IEEE;
gebruik IEEE.STD_LOGIC_1164.all;
-------------------------------------------------- ----------------------------
pakket not_pkg is

procedure not_gate (A_0: in std_logic; x_0: out std_logic);

einde not_pkg;
-------------------------------------------------- ------------------------------
pakket lichaam not_pkg is

procedure not_gate (A_0: in std_logic; x_0: out std_logic) is

beginnen

x_0: = niet A_0;

einde not_gate;

eind not_pkg;]

[Library IEEE;
Bibliotheek PJK_my_functions;
gebruik IEEE.STD_LOGIC_1164.ALL;
gebruik IEEE.STD_LOGIC_ARITH.ALL;
gebruik IEEE.STD_LOGIC_UNSIGNED.ALL;
gebruik PJK_my_functions.not_pkg.ALL;

entiteit gate_combination is
Port (a_1: in STD_LOGIC;
x_1: out STD_LOGIC);
einde gate_combination;

architectuur Behavioral van gate_combination is

beginnen

Z_1: not_gate (A_0 => a_1, x_0 => x_1);

eind Behavioral;]

De fout die ik krijg is:

Lijn 17.Werkelijk, Signal 'x_1', in verband met Formele Variabel, Variabele 'x_0', is niet een variabele.(LRM 2.1.1)

Ik zou heel graag een beetje advies over dit
Dank bij voorbaat [/ quote]