Xilinx ISE Coregenerator ... is het echt nuttig?

[vahidkh6222]

Ik ben niet zeker over ISE COREgenerator ....kunnen we zeggen dat dit net als andere compiler die zijn niet zo optimaal als handmatige codering?!
mijn vraag is: is het uiteindelijke resultaat van deze automatische coregeneratore, meer geoptimaliseerde dan zelf geschreven VHDL-code?of is het gewoon een wizzard die net vereenvoudigen aantal eenvoudige dingen?!

 

[vahidkh6222]

Ik bedoel is het een instantievorming van sommige macrocellen binnenkant van FPGA, of gewoon een automatische gegenereerde codes?

 

[Big Boy]

Het wordt gebruikt voor het doorgeven van IP-kernen.Bijvoorbeeld, als Xilinx maken van een PCI-kernactiviteiten, kunnen zij niet willen geven van de bron, maar met behulp van coregen, het IP is vooraf gesynthetiseerd en gegenereerd als een Edif bestand targetted / geoptimaliseerd voor uw specifieke FPGA (Spartan 3, Virtex 2,. ..), samen met de wrapper VHDL of Verilog-code.

Ik zou zeggen dat Xilinx hun best om de uitvoering optimaal mogelijk voor hun FPGA weefsel.

U kunt altijd de hand schrijf uw eigen kernen.Gebruik CoreGen als u gebruik wilt maken van Xilinx IP-kernen.

Merk op dat CoreGen niet dezelfde is als de architectuur wizard.De architectuur wizard zal eenvoudiger bouwt, samen met de volledige broncode.De architectuur wizard wordt gebruikt gewoon te vereenvoudigen instantievorming van Xilinx constructies (waar coregen wordt gebruikt om instantiëren full-sized complexe kernen).Bijvoorbeeld, wanneer u de DCM, deze geven je een stap voor stap wizard en het genereren van broncode langs.

Big Boy

 

[Blowfishie]

Neem het geval van het schrijven van een FIFO.
right away.

U kunt uw eigen, zeker, maar waarom lastig wanneer de Coregen wizard vraagt u alleen voor de FIFO's ontwerp parameters en creëert iets dat werkt
meteen.

U kunt mogelijk maken een optimaal ontwerp.U kunt direct instantiëren primitieven in uw code en hand-place/route in de FPGA-editor.Als u dat wel doet, zijn gericht om elke laatste Hz van de prestaties van de FPGA.

Is dat wat u van plan of is tijd om de markt belangrijker dan krijg veel een-op-een tijd met de FPGA weefsel?

 

[xugefu]

In mijn ervaring, als ik wil op de uitvoering van een groter geheugen blok, ik heb voor het gebruik van IP-kern, zodat ik kan gebruik maken van de flash-geheugen op de FPGA board (PCB's).Anders FPGA zal systhesize mijn geheugen blokkeren met behulp van FFS en dat zal uitlaat alle bruikbare FFS binnen FPGA.

 

[JaneZhong]

Naar mijn mening, zelf-geschreven VHDL-code is flexibeler.Maar als je nodig hebt om een universele en complexe module, kunt u gebruik maken van de coregenerator te helpen uw ontwerp vanwege de geoptimaliseerde ontwerp van Xilinx