Xilinx IP-kernen

[sandeep_sggs]

hi ma biginner in verilog / VHDL.Ik wil weten over het gebruik van IP-cores?Ook als zij (IP-kernen) worden volledig vrij beschikbaar.Ik gebruik Xilinx9.1i Kindly me helpen.
aantal specifieke literatuur is altijd welcom.
dank en betreft

 

[asicganesh]

Probeert te gebruiken Xilinx Core Generator voor het genereren van een IP-core (Netlist in Edif of NGC Format)

Het geeft u de entiteit of boven module haven details na u selecteert geschikte parameters voor de kern.

U kunt dan poort kaart of instantiëren deze kern van uw ontwerp ..

 

[cheggy]

Hoi,

Er zijn veel gratis kernen opgenomen in uw ISE,
kunt u controleren `em uit met behulp van Core Generator.Alleen "nieuwe bron" in uw project en kies Core Generator bestand worden toegevoegd, dan ziet u de lijst met beschikbare kernen.Wanneer eenmaal gemaakt, core's. Xco bestand kan worden opgenomen in uw ontwerp.

 

[shiv_emf]

Nou als u have ISE dan kunt u veel dingen.U kan de volledige stroom ASIC design.

Om te beginnen!U kunt gewoon proberen uitvoering doseertoestel circuit.