XILINX dual-port ram / VIRTEX4 / CORE Generator

[Keano]

Hoi,

Is er een manier om de inhoud van een dual-port ram op MODELSIM Simulator visualiseren?

bedankt

 

[echo47]

U kunt een "geheugen ruit".Op het hoofdvenster, klik op het tabblad Memories, en dan de naam van uw RAM-variabele.Het toont de inhoud van het geheugen in binaire, hex, decimale, wat dan ook.U kunt ook individuele waarden.

Ik weet niet zeker waarom u genoemde Virtex 4 en kern generator in uw bericht onderwerp.Deze onderwerpen lijken geen verband houden met het bekijken van HDL-geheugen arrays.

 

[Keano]

Nou ik ben bezig met Virtex4 FPGA en ik gegenereerde een dubbele poort blok ram met behulp CORE Generator.Het probleem is dat ik niet kan een signaal dat de inhoud van het geheugen is te vinden.Enig idee?

Bedankt

 

[echo47]

Oh.Een andere goede reden om te voorkomen dat met behulp van Xilinx kernen.
Ik stel voor het schrijven van gewone HDL te beschrijven je geheugen, en laat de synthesizer afleiden de Block RAM.

 

[Keano]

wat zijn de andere redenen om te voorkomen dat met behulp van Xilinx coregen?

 

[echo47]

Tot nu toe ben ik teleurgesteld met elke kern Xilinx Ik heb het geprobeerd.Ze zijn ofwel te groot, of te traag, of te buggy.Ik kan meestal betere code schrijven mezelf.