Xilinx bits bestanden

[Tomby]

Kan iemand mij vertellen of de bit bestanden ISE genereert voor de verschillende modi (dwz master / slave seriële enz. en JTAG) is altijd hetzelfde?Als het dezelfde is dan alleen de mode pinnen vertellen wat modus is eigenlijk om te worden gebruikt bij het programmeren van de FPGA?Wat als JTAG is beschikbaar voor alle modus selecties zoals in Spartan xcs chips?Bedankt

 

[zcq]

Ik denk niet dat ze hetzelfde zijn.Net raden!
Hoop dat iedereen kan bevestigen!

 

[ktuluboy]

Ik weet zeker dat wanneer u een JTAG-poort en probeer het downloaden van een bestand met het BIT, zal een van de programmering modus geselecteerd door de pin-modus.

Voor het verschil tussen de twee BIT bestanden .... Er
is een verschil tussen de twee van hen ... en ik denk dat het alleen een beetje in het BIT-bestand (maar
ik ben niet zo zeker van dat).

Ktuluboy

 

[ktuluboy]

Oh ja ...Ik niet meer weet met Xilinx ISE 4.2 ... maar ik weet dat met Xilinx ISE 5.1, wanneer u probeert te programmeren een beetje bestand via JTAG dat is gegenereerd om te beginnen met de CCLK ingesteld als het begint klok, de software zal waarschuwen u over het (en ik denk dat u gevraagd om de bits bestand op het gebruik van de juiste uitgangspunt klok).

ktuluboy

 

[tlp71@hotmail.com]

Het enige verschil is voor het apparaat of voor de architectuur, de ex-prom seriële of parallelle.
Dag.
G.

 

[Ohh2]

Voor hetzelfde ontwerp kunt u verschillende configuratie-opdrachten (inclusief parameters) in de bitstroomtoegang.Bijvoorbeeld, kunt u ofwel met Jtag klok of CCLK.