Wil je weten wat tips over gated klok

[Ansunamu]

Ik probeer een MCU met gated klok ontwerp om de stroom te besparen.Ik heb geen idee over hoe het script schrijven naar synthese mijn chip

Omdat de EN of NAND-poort gebruikt om de poort van de klok heeft een lange vertraging maar het is niet zinvol omdat de klok boom niet is aangemaakt.

The Clock boom zal worden gecreëerd door P & R-tool en de vertraging van deze poort gebruikt voor de poort van de klok moeten worden kort.Ik heb al geprobeerd om de postlayout simulatie uitgevoerd en de vertraging van de poort is wat ik verwacht.

Ik vraag me af dat ik de goede synthese script moet kunnen schrijven om een recht SDF-bestand te genereren

Heeft iemand enig idee over?

 

[philewar]

Ik denk dat het controleren van DC's handleiding helpt veel.

 

[sandusty]

zetten raak niet op uw hoge fanout netten (bijvoorbeeld kasten voor klokken).Run pre-sim met een aangepaste sdf (van pt of DC).Je hebt niets te doen op de synthese scripts voor de pre-sim sdf.

Laat de Backend hulpmiddelen gegenereerde de klok boom (s) voor u, en dan kreeg de meer precieze SDF voor de post-sim.

 

[maniasonic]

als u PowerCompiler je kunt het veel beter gedaan.