Welke van deze netlist

L

luxboy

Guest
De netlist is in verilog.Het lijkt erop dat zijn gesynthetiseerd en alle zin is "toewijzen" syntax, maar niet poort niveau.Dus het opnieuw kan worden gesynthetiseerd baseren op andere technologie lib.Het is niet RTL stijl verilog maar meer als een netlist.

Iedereen weet wat dit formaat?En hoe dit te bereiken?

 
Volgens uw beschrijving, lijkt het de "structurele" Verilog.
-------------------------------------------------- -----------------------------
http://toolbox.xilinx.com/docsan/xilinx4/data/docs/xst/verilog4.html

Verilog kunnen worden geschreven in verschillende abstract niveau:
1) Behavioral
2) RTL (Register Transfer Level)
3) Structurele
-------------------------------------------------- ------------------------------

Voorbeeld:
niet a_inv (a_not, a); / / toewijzen a_not = ~ a;
niet b_inv (b_not, b); / / b_not toewijzen = ~ b;
en A1 (x, a_not, b); / / toewijzen x = a_not & b;
en A2 (y, b_not, a); / / toewijzen y = b_not & a;
of uit (c, x, y); / / toewijzen c = x | y;
-------------------------------------------------- ------------------------------
....Iedereen weet wat dit formaat?En hoe dit te bereiken?
==> Dit soort Verilog-code kan vertaald uit de gate-niveau netlist van schematische-entry-database.

 
Hoi
Vanuit uw beschrijving, lijkt het dat moet worden verilog testbench gegenereerd uit een tool zoals fastscan.

 
Het zou de generieke netlist die uit synthesizer (ex-BG).Omdat het niet toegewezen aan een std bibliotheek cel, kan het opnieuw worden-feed naar een andere synthesizer naar de gate netlist op het doel bibliotheek te genereren.Een gebruik ik had gehoord, is dat RTL -> DC (BG) -> generieke netlist -> synpifly - gate> FPGA's netlist - april> FPGA '(ex, QuotaII voor Altera apparaat).

Met vriendelijke groet,
Jarod

 
Bedankt allemaal.
Ik denk dat jarodz gaf het juiste antwoord voor mij.Ik heb soms verilog bestand voor een aantal modules in deze stijl en ik kan niet zien hoe de uitvoering ervan in detail.Het is een of andere manier saai als ik wil binnen enkele gedrag te veranderen.Maar misschien is het ook val van de auteur.Hij wil niet iemand anders krijgen om meer detailly weten hoe het implementeert.

Is toch bestaan voor de vertaling van deze terug naar RTL?

 
Naar mijn mening kan het het resultaat van de synthese qithout de technologie, alleen het GTECH.

 

Welcome to EDABoard.com

Sponsor

Back
Top