Welke state machine editor gebruik je?

S

skyglider

Guest
Ik
ben voor de ontwikkeling van Xilinx Spartan II en de vraag is, waar state-diagram tool te gebruiken (waarvan pakket):

1.ISE
2.Active HDL
3.Visual Elite
4.Mentor

 
Persoonlijk in vele jaren werk ik nooit gebruik hebben gemaakt van grafische tools te beschrijven een ontwerp.
Ik denk dat geen grafische tool kan worden om de menselijke ingenieur prestaties, maar dit is slechts mijn mening.

 
Xilinx zegt kunnen we een beter resultaat met behulp van de StateCAD die wordt geleverd met ISE, maar ook wij dont gebruik van state-diagram instrument in onze onderneming, we ontwikkelen handmatig

 
Ik ben het eens, maar een dergelijk instrument zou kunnen worden gebruikt voor het genereren van skelet van de VHDL-bestand en voeg vervolgens op functies met behulp van kant codering.Zoals ik
ben niet ervaren VHDL gebruiker ...Ik denk dat dit een goede manier om te beginnen.

 
Ik ben het eens!
Toen
heb ik de ontwikkeling van discrete logica Ik gebruik mijn hand ... en misschien in veel gevallen met VHDL.

<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />groeten
Lollo

 
Ik persoonlijk denk dat dat beter uw tekening FSM op een stuk papier of elektronisch met behulp van Visio of iets eenvoudig.
Als u het werk doen naar behoren

<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />

en de dekking van alle gevallen, en hebben een goede uitoefening van testbench alle ingangen en stelt dan ben je al goed en dan kun je gebruik Synpl! FY FSM Extractie vergelijken de uitgepakte FSM (mooie grafische interface) met uw stukje papier en kijk of u gesynthetiseerd netlist matchen met uw specs.

-Maestor

 
Elk project moet hoog ontwerp.
Dat
is zo, met behulp van dit soort hulpmiddelen is kwestie van goede praktijken.
Ik ding dat MENT * R tools zijn leuk.

Elvis

 
Ik had ooit gebruikt de StateCAD5.1 om een speciale reeks detection.I denk dat als iemand al eerder we kunnen gewoon gebruik maken van de broncode gegenereerd om een sketelon.

Natuurlijk, ze zijn nuttig, maar niet handig! Mijn eigen mening!

 
Ik ben het eens whit gnomix
Ik werk whit VHDL en weten dat het
is veel krachtiger dan een andere grafische interface

groeten

 
Waar ik gebruikt om te werken, de twee andere FPGA ontwerpers (nou ja, ze noemden zich zo, maar dat
is een ander verhaal ...

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />

) Die worden gebruikt voor alle Renoir hun machines en FPGA ontwerpen.

Ik heb altijd geweigerd om het gebruik van deze instrumenten, omdat ik denk dat als je weet wat je doet, de VHDL of Verilog-code die u schrijft is beter dan deze tools en vaak kunt u doen in een kortere tijd.Ook bij het schrijven van uw eigen code, je bent niet gebonden aan een specifiek instrument verkoper.

 
Als u geen ervaring heeft met behulp van VHDL al deze soort grafische tools kan u helpen om de structuur van de code en de relatie met de grafische tekening, maar als u die kennis zal ik vergeet het bestaan van dit instrument.Denk maar aan manteinance, optimalisatie, opmerkingen, ...

 
Voor de FSM codering moet u weten basics
van state machines (meelachtig, Moore, fsm-codering
binaire, grijs, een warm fnd enz.)

en alleen handmatige codering

<img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Verward" border="0" />
 
Kladblok

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />Git

 
copy con fsm.v

<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />jelydonut

 
Ik heb gebruik mentor FPGA-Advatage te ontwerpen FSM,
Het biedt de FSM animatie functie als simulatie door modelsim

maar ik vind het niet zo veel hulp en liever schrijven FSM door handmatige codering.

Synplify ook FSM uittreksel uit het ontwerp en de optimalisatie van hen (zoals ze zei)

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top