wat zijn de stappen na het schrijven van de VHDL-code?

[makanaky]

hoi,

Ik ben nieuw in de digitale ontwerp ....Ik wil gewoon weten wat zijn de stappen die nodig zijn na het schrijven van de VHDL-code voor mijn route met het oog op de uitvoering ervan op FPGA ...

ook ik wil weten als ik kan leren hoe je deze stappen in 1 of 2 dagen, want ik ben de uitvoering van een eenvoudige schakeling voor mijn project

Thanks in advance

 

[kishore2k4]

Het heel eenvoudig, net als de programmering.

Nadat u wirte een C-programma dat u compileren, op dezelfde wijze na je schrijft je HDL je het synthetiseren.In dit geval zet het hek-niveau netlist plaats niveau van machine-instructies.

Dit kan op vele manieren.Als u een FPGA voor uw project krijgen dan gratis tools van uw leverancier, zoals Xilinx FPGA / @ ltera enz. Deze instellingen kunnen niet makkelijker op.

Als u het ontwerpen van een ASIC in dat geval 1 / 2 dagen is zelfs niet genoeg afstand.U zult moeten sommige vaste commerciële tools.Omdat u zich met behulp van VHDL u kunt proberen Alliantie CAD-tools, die vrij zijn en een complete set van ontwerp tools.

Dus om het antwoord op je vraag,
is uw volgende stap zou zijn om een synthesizer en synthetiseren uw HDL.Als u iets specifieks in gedachten laat het ons weten zodat forumers kan beantwoorden daarvan.

Als uw FPGA is Xilinx krijgen dan de Free Xilinx WebPack of qu (at) rtus voor @ ltera FPGA's.Ik ben niet zeker over andere verkopers wel.Deze instrumenten zullen komen met veel en veel documentatie dus alleen door de tutorials.

 

[echo47]

Als u een kleine moderne Xilinx FPGA, dan kunt u Xilinx ISE WebPACK (het
is gratis) als kishore2k4 voorgesteld:
http://www.xilinx.com/ise/logic_design_prod/webpack.htm

Hier
is mijn snelle gids voor het creëren en bouwen van een project in Xilinx ISE Project Navigator:
ftopic216154.html # 754738