Wat Offset Voltage

S

suraj

Guest
Dear Friends

Ik heb vragen in verband met de OFFSET spanning

1.Welke is de belangrijkste contribuant van de OFFSET spanning van de differentiële versterker, input devices of de belasting-apparaten?

2.Om de OFFSET spanning bij het ontwerpen van het circuit wat beeldverhouding doen we kiezen uit de volgende

a) Grote W / L, WL, of
b) Grote W en constante L of
c) Grote L en constante W.

Thanks a lot for your help

Suraj

 
1.Beide!
Depedends op de situatie die de grootste bijdrage.Wees specifiek in het geval!

2.Gecompenseerd spanning te verminderen (de meeste gevallen is DC waarde) voegt u een high-pass filter of DC blokkeren condensator.

Is dat wat yu nodig?

 
Djalli Bedankt voor uw antwoord,

In het geval van de pramplifier van vergelijkingslocatie in dat geval die apparaten meer gecompenseerd, input of laden apparaten?

Input devices zijn NMOs en Laad-apparaten zijn aangesloten Diode (G & D aangesloten) PBO's apparaten.

Bedankt
Suraj

 
Offset is verlaagd als je verder kunt gaan met een grotere L & W. Wat zal de omvang kunt u gebruik maken van uw bandbreedte eis voor de vergelijkingslocatie omdat toenemende hetzij L of W zal degraderen bandbreedte prestaties.

Een ander ding dat zal helpen, is het gebruik van common-centriod layout ontwerp (in
de veronderstelling dat u het ontwerpen van een IC).

 
Offset bestaat uit sytematic en willekeurige gecompenseerd. Systematische gecompenseerd is te wijten aan de discrepantie tussen de dc bias punt spanningen (bij de differentiële output knooppunten) en willekeurige gecompenseerd is te wijten aan de discrepantie in delta Rload, delta drempel spanning en delta dieelectric.

Technieken om de offset in design & lay-out fase:
1) Zorg ervoor dat het ontwerp heeft een hoge DC krijgen, omdat dit zou de input bedoelde compensatie aanzienlijk.
2) Bias de lading PBO's goed om de systematische mismatch (de VDS van de lading gelijk)
3) Hoge gm voor de input-paar zou de input bedoelde compensatie dan van hoge RO van de lading.
4) Pelgrom
het papier maken
het duidelijk dat compensatie is indirect proporational op van de oppervlakte van de MOS (B * L) en is rechtstreeks evenredig met de plaatsing van de afstand tussen de transistorradio's. Zo kan men de juiste plaats transistor 's die moeten gepaard gaan en het gebruik van gemeenschappelijke zwaartepunt lay-out om de hellingen maar dit komt met toegevoegde parasitics.

 
Naast de technieken bij het ontwerpen van een geringe compensatie opamp,
kunt u proberen een aantal externe of hoger niveau ontwerp methoden om de opamp compenseert.Bijvoorbeeld als u wilt proberen input gecompenseerd annulering, output gecompenseerd cancelaation, enz. Succes.

 
Voor differentiële opamp van hign te wenden, de offset voornamelijk afkomstig uit input pair en belasting.
Te verminderen input pair
het effect, grote effectieve en weinig Vgs-Ve zijn belangrijk.
Ter vermindering van de belasting
op het effect, grote effectieve en grote Vgs-Ve zijn belangrijk.

 
Een effectieve manier is groot formaat input transistor en load transistor.
Een andere helikopter OPA.

 
Hier is een aantal gecompenseerd berekening (uitgaande van compensatie is het gevolg van Vt mismatch):
Vt (mismatch) = (AVtn ^ 2/Wn.Ln (GMP / Gmn) * AVtp ^ 2/Wp.Lp) ^ 0,5
Dit is voor een diffamp met n type invoerapparaat ..
AVtn en AVtp zijn constanten afhankelijk van proces .. mogelijk beschikbaar in ur technologie informatie bestand ..
groeten

 
Heb je leest het tekstboek, "Ontwerp van analoge schakelingen en systemen", uitgegeven door meerforel?
Er zijn duidelijke beschrijvingen over de compensatie van de spanning in het hoofdstuk 6.
Het helpt u wel, denk ik.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
 
Wat is dat switch dop?

Is het niet transistor is een schakelaar zelf en kreeg ook capacitieve?

Kan ik een explaination .. doe ik iets dergelijks als dit ook

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top