K
knack
Guest
Hoi,
In het ontwerp van een complete PLL op de chip met behulp van 130nm-technologie, wat is de maximale / minium toegestane waarden van de on-chip weerstanden, condensatoren en spoelen (R, C, en L) ..
Ook is er een aantal lastige manieren om deze waarden (bv. MOS weerstand en condensator in plaats van poly R en MIM cap overschrijven. ... Enz.)
Bedankt
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />- Knack
In het ontwerp van een complete PLL op de chip met behulp van 130nm-technologie, wat is de maximale / minium toegestane waarden van de on-chip weerstanden, condensatoren en spoelen (R, C, en L) ..
Ook is er een aantal lastige manieren om deze waarden (bv. MOS weerstand en condensator in plaats van poly R en MIM cap overschrijven. ... Enz.)
Bedankt
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />- Knack